EDA综合复习上部.pdfVIP

下载本文档

1
0
约4.61千字
约 6页
2017-08-23 发布于江西
举报
版权申诉

EDA综合复习上部.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA综合复习上部

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DECODER38A IS PORT(S1,S2,S3:IN STD_LOGIC; A2,A1,A0:IN STD_LOGIC; Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); End ENTITY DECODER38A; ARCHITECTURE ONE OF DECODER38A IS BEGIN Y WHEN A2=0 AND A1=0 AND A0=0 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=0 AND A1=0 AND A0=1 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=0 AND A1=1 AND A0=0 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=0 AND A1=1 AND A0=1 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=1 AND A1=0 AND A0=0 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=1 AND A1=0 AND A0=1 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=1 AND A1=1 AND A0=0 AND S1=1 AND S2=0 AND S3=0 ELSE WHEN A2=1 AND A1=1 AND A0=1 AND S1=1 AND S2=0 AND S3=0 ELSE END ARCHITECTURE ONE; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DISPL Y_DECODER IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END ENTITY DISPLY_DECODER; ARCHITECTURE ONE OF DISPL Y_DECODER IS BEGIN DOUT=1000000 WHEN A=0000 ELSE 1111001 WHEN A=0001 ELSE 0100100 WHEN A=0010 ELSE 0110000 WHEN A=0011 ELSE 0011001 WHEN A=0100 ELSE 0010010 WHEN A=0101 ELSE 0000010 WHEN A=0110 ELSE 1011000 WHEN A=0111 ELSE 0000000 WHEN A=1000 ELSE 0010000; END ARCHITECTURE ONE; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY HQ IS PORT(CLK,LOAD:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0); Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END HQ; ARCHITECTURE FL Y OF HQ IS BEGIN PROCESS(CLK,LOAD) VARIABLE REG8:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLKEVENT AND CLK=0 THEN IF LOAD=1 THEN REG8:=DIN; ELSE REG8