一种射频识别卡电路的可测性设计 dft for a rfid ic.pdfVIP

第13卷第4期 电　子　与　封　装 第 卷，第 期 电　子　与　封　装 总 第120期 13 4 Vo l . 1 3 ，N o . 4 ELECTRONICS PACKAGING 2013年4月 一种射频识别卡电路的可测性设计 李　环，居水荣，景为平 （南通大学江苏省专用集成电路设计重点实验室，江苏南通 226000 ） 摘　要：随着CMOS 器件进入深亚微米阶段，集成电路的规模、复杂度以及测试成本都急剧提高， 与此同时人们对集成电路的可靠性要求也越来越高。集成电路系统的测试是一个费时而艰巨的过 程，必须综合考虑到测试的功能、性能等诸多问题，并能以较低的成本来实现较高质量的测试，因 此对超大规模集成电路的测试研究已成为IC设计中不可缺少的一部分。而可测试性设计（DFT ）就 是通