北大CMOS(ch5-09).pdfVIP

第五章CMOS组合逻辑电路设计II －动态CMOS 电路 第一节动态逻辑门电路的基本结构、原理、特点 第二节多米诺（Domino ）CMOS 电路 第三节改进的Domino CMOS 电路 2 第四节时钟CMOS （C MOS ） Department of Microelectronics, PKU，Xiaoyan Liu 111 第一节动态逻辑门电路的基本结构、原理、特点 一、预充－求值动态CMOS的基本结构和工作原理 二、动态CMOS的特点 三、动态CMOS的问题 四、动态CMOS的级联 Department of Microelectronics, PKU，Xiaoyan Liu 222 静态电路：靠管子稳定的导通、截 止来保持输出状态 除状态反转外，输出始终与VDD和 GND保持通路。 动态电路：靠电容来保存信息 Department of Microelectronics, PKU，Xiaoyan Liu 333 一、预充－求值动态CMOS的基本结构和工作原理 预充－求值动态CMOS 电路的基本结构 工作过程： 预充FET Clk M 预充阶段：Clk ＝0，Out被Mp预充到VDD ， p Out Me截止，无论输入何值，均不存在直流通路。 此时的输出无效。 In C 1 L 求值阶段：Clk ＝1，Mp截止，Me导通，Out In PDN 2 和GND之间形成一条有条件的路径。具体由 In 3 PDN决定。若PDN存在该路径，则Out被放电， Clk Me 求值FET Out为低电平，“0” 。如果不存在，则预充电位保 存在CL上，Out为高电平“1” 。 求值阶段，只能有与GND间的通路，无与 VDD 间的，一旦放电，不可能再充电，只能等下 次。 Department of Microelectronics, PKU，Xiaoyan Liu 444 预充－求值动态CMOS 电路的工作原理 预充 求值 Clk 预充 Out 输出只在此时有效 Y F (X 1,X 2,⋅⋅⋅Xn ) 当Clk ＝1时 Clk ＝0时，输出为1，与输入无关 Department of Microelectronics, PKU，Xiaoyan Liu 555 例 off ClkClk MM pp on 1 OutOut ((AB)+C) AA