埋空隙PSOI结构的耐压分析.pdfVIP

第 26 卷 　第 9 期 半 　导 　体 　学 　报 Vol . 26 　No . 9 2005 年 9 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S Sep . ,2005 埋空隙 PSOI 结构的耐压分析 段宝兴 　张 　波 　李肇基 　罗小蓉 ( 电子科技大学 IC 设计中心 , 成都 　6 10054) ( ) 摘要 : 提出了一种埋空隙 P SO I A PSO I R ESU RF 器件结构 ,此结构利用空隙相对低的介电系数 ,在器件纵向突破 了传统 SiO2 埋层的耐压关系 ,提高了击穿电压 ;硅窗口的存在缓解了有源区的自热效应 ;不同衬底的场调制作用 进一步优化了表面电场分布. 在相同击穿电压条件下 ,此结构较一般 P SO I 结构只需 1/ 4 厚度的埋层 ,当漂移区厚 μ 度和埋层厚度均为 2 m 时可获得 600V 以上的击穿电压. 关键词 : R ESU RF 结构 ; A P SO I ; 自热效应 ; 表面电场 ; 击穿电压 EEACC : 12 10 ; 2560 中图分类号 : TN 386 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2005) 法是使用低介 电系数的埋层 , 如埋空隙 SO I 结构 ( ) [9 ] ( ) [ 10 ] . 但这些方 1 　引言 BA GS ;双埋层 SO I 结构 SOD I 法都没有缓解器件的自热效应. 本文在一般 P SO I SO I ( silicon on in sulator) 器件具有更高的工作 ( ) 硅窗口在源端 和 BA GS 结构的基础上 ,提出了一 速度 、更好的绝缘性能、更强的抗辐射能力以及无可 ( 种埋空隙的 P SO I ———A P SO I air p artial silico non [ 1 ] ) 控硅 自锁效应 等优点 ,因此 ,近年来其在 VL SI 领 in sulator 结构. 此结构使击穿电压进一步提高 , 同 ( 域的应用得到广泛关注. 对功率集成 电路 power 时缓解了自热效应 ,更好地优化了表面电场. int egrat ed circuit ,P IC) 而言 , 当低压器件和高压器 件集成于同一芯片时 , SO I 优异的绝缘性能则显得 2 　器件结构 尤为重要. 但是 SO I 器件有两个主要缺点 : 一是 Si 的击穿电场的限制使得纵向耐压较低 ;二是埋氧层