Ch09_非同步序向电路.ppt

第9章 非同步序向電路 9.1 導論 9.2 電路的基本模式 9.3 非同步序向電路的分析 9.4 非同步序向電路的設計 9.5 有SR閂的電路 9.1 導論 同步序向電路 內部狀態改變只在特定時間(時脈觸發時) 非同步序向電路 內部狀態會因輸入在任何時間的改變而產生變化 非同步序向電路 是有直接反饋路徑的組合邏輯電路 記憶元件是非同步的閘控閂，或是時間延遲元件（可能只是在組合電路的傳遞延遲） 非同步序向電路行為依輸入變化次序而定 導論(續) 非同步序向電路包含元件 一組外部輸入：X1，X2，…，Xn 由次態邏輯與輸出邏輯所組的組合邏輯電路 一組外部輸出：Z1，Z2，…，Zm 一組記憶元件來儲存系統狀態：Y1，…，Yp 一組反饋線 圖9.1 非同步序向電路的模式 9.2 電路的基本模式 圖9.2 非同步序向電路的方塊圖模型 9.2.1 方塊延遲模型 圖9.3 非同步序向電路的方塊延遲模型 方塊延遲模型(續) 激勵 Y(t) 反饋成為 y(t+dt) 當新反饋y(t+dt)=舊反饋y(t) y(t)是電路的穩定狀態 若一個狀態是穩定 組合電路必須產生不會引起反饋狀態發生變化的激勵 激勵 Y(t) = 反饋 y(t)時，電路在穩定狀態 就指定的X0，X1，與y值組合 若Y=y，電路在穩定狀態 若Y≠y，電路在從一個穩定狀態到另一個穩定態間的變遷（Transition）狀況 方塊延遲模型(續) 基本模式電路 非同步電路的輸入受到限制 使電路在穩定狀態時的任一個時間只能有一個輸入改變 定義基本模式輸入序列 僅有一個變數不同的連續輸入值組合(滿足單一距離性質) 例如00,01,11,10是一個基本模式輸入序列 9.2.2 基本模式電路的操作 圖9.4 非同步序向電路的邏輯 基本模式電路的操作(續) 圖9.5 電路的方塊延遲模型 基本模式電路的操作(續) 激勵方程式定義 輸入X0，X1與反饋 y 經由組合電路產生激勵 Y 由 Y 與 y 的關係知 (1)Y=y，電路在穩定狀態 (2)Y≠y，電路在穩定狀態間的變遷狀況 表9.1 函數 的激勵表 圖9.6 概略的流程表 (圖9.4) 圖9.7 完整的原始流程表 (圖9.4) 圖9.8 圖9.4電路的 莫耳原始狀態圖 9.3 非同步序向電路的分析 9.3.1 分析程序 9.3.2 危機分析 9.3.1 分析程序 1. 指定序向邏輯電路的詳細邏輯圖 (a) 鑑別電路元件 外部輸入，輸出，反饋線 (b) 獲得每個組合電路輸出 Yi 的激勵方程式 以激勵方程式結構每個輸出 Yi 的激勵圖 輸出方程式可以從電路的輸出反向推導到外部輸入與反饋變數的方法獲得 2. 組合個別的激勵圖去結構電路的激勵圖 分析電路的激勵圖是否有任何危機與臨界競跑情況存在 3. 從電路的激勵圖繪出狀態圖與流程表 4. 解釋狀態圖以決定電路的功能 分析程序:圖9.4 1. 指定序向邏輯電路的詳細邏輯圖 電路的外部輸入X0與X1 狀態輸出是Y 反饋變數是y 全狀態（X1X0y） 能以“X1X0”行與“y”列形成的方格圖形來代表 在指定的全狀態“X1X0y”下 對應的方格元素是電路的激勵 分析程序:圖9.4 (續) 2. 組合個別的激勵圖去結構電路的激勵圖 圖9.9 激勵圖 3. 從電路的激勵圖繪出狀態圖與流程表 圖9.7 完整的原始流程表 分析程序:圖9.4 (續) 圖9.9 激勵圖 4. 解釋狀態圖以決 定電路的功能 分析程序:圖9.4 (續) 從激勵圖檢查顯示 (1) X1=0: 不論X0值為何，激勵Y都是穩定 輸入X1能描述為致能輸入E (2) X1=1: 激勵Y等於X0 輸入X0能描述為資料輸入D 圖12.4電路是致能的D型閂 包含資料輸入D（X0）與致能輸入E（X1） 競跑條件 競跑（Race）狀況 基本模式輸入變化下（只有一個輸入改變） 有兩個或更多個狀態變數改變 由於不相等的傳遞延遲 競跑會使狀態變數變化無法預測 實例: 狀態變數必須由00改變至11時 狀態變數會依序由00變至10再變至11，或由00變至01再至11並無法預知 競跑條件(續) 競跑分類 非臨界（Noncritical）競跑 電路抵達的穩定狀態不隨狀態變數改變的次序而變 臨界（Critical）競跑 電路抵達的穩定狀態隨狀態變數改變的次序而變 電路可能終止在兩個或