硅栅干法刻蚀工艺中腔室表面附着物研究 study of resultants on the chamber wall in the process of dry etching of silicon gratings.pdfVIP

硅栅干法刻蚀工艺中腔室表面附着物研究 study of resultants on the chamber wall in the process of dry etching of silicon gratings.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
硅栅干法刻蚀工艺中腔室表面附着物研究 study of resultants on the chamber wall in the process of dry etching of silicon gratings

第2期 微细加工技术 No.2 2007年4月 MICROFABRICATl0NTECHNOLOGY Apr.,2007 文章编号:1003—8213(2007)02.0045—04 硅栅干法刻蚀工艺中腔室表面附着物研究 张庆钊,谢常青,刘明,李兵,朱效立 (中国科学院微电子研究所纳米加工与新器件集成技术实验室,北京100029) 摘要:用C12,HBr,02和CF4为反应气体,对多晶硅栅进行了刻蚀试验,并借助X射线能谱仪器 X—rav EnergyDispersive 明,淀积附着物主要是以硅元素为主体,溴、氯和氧次之的聚合物,在淀积的动态过程中,HBr起到 了主要的作用,c12和02在一定程度上也促进了淀积过程的进行,在工艺过程中氟元素起到了清 除淀积物的作用。最后通过试验得到了反应腔室表面附着物淀积的机理性结论。 关键词:等离子体;淀积物;干法刻蚀;EDS 中图分类号:TN405.98+2;TN705文献标识码:A 的过程中,每刻蚀完一块晶片,腔室侧壁上的淀积情 1 引言 况都要发生变化,如淀积物成分和淀积层厚度,而这 些都会影响到下一块晶片与当前片刻蚀结果的一致 对于已经进入65nm工艺节点的半导体集成电 性。这是由于在刻蚀过程中腔室侧壁淀积物会参与 路制造工艺而言,如何有效控制等离子体干法刻蚀 到刻蚀环境的交互作用中去,目前工业上主要靠干 中等离子体的一致稳定性已经变成一个十分棘手的 法清洗来尽量消除这种腔室条件的差异。但是这种 问题。随着硅栅特征尺寸的减小,对栅刻蚀的尺寸 情况不仅体现在每一块晶片之间,而且还存在于刻 容差要求变得越来越严格。按照刻蚀容差的一般要 蚀晶片的每一个批次(25片)之问,这都是由于淀积 求,最终刻蚀尺寸和目标尺寸的容差绝对值应控制 情况的累积效应造成的。目前深入的研究仍面临着 在10%之内,例如对于65nm工艺节点,容差绝对值 很大的困难,腔室侧壁的淀积附着物情况随着刻蚀 E 要小于7nm1|。刻蚀的一致稳定性控制要求不仅 工艺的进行是一个动态变化过程,与被刻蚀材料、反 是针对同一块硅晶片上的不同区域而言,更是针对 应气体和各项工艺参数密切相关12‘10|。本文从实 反应腔室两次湿法清洗之间数百小时的射频工艺过 际的刻蚀制造工艺人手,基于目前硅栅刻蚀工艺中 程而言。也就是说,对于等离子体工艺过程中每一 个可能影响工艺一致稳定性的参数都要进行确认, 生的交互反应,就反应腔室侧壁淀积附着物的一些 并加以有效控制。其中以对反应腔室侧壁上的淀积 情况进行了相应的实验探讨。 附着物的研究最为重要,因为它对刻蚀的环境有着 直接影响,并最终会影响到被刻蚀晶片的片间以及 2试验设计 批次间的刻蚀均匀性,从而对芯片制造的良率和最 终器件性能产生至关重要的影响。在多晶硅栅刻蚀 刻蚀试验采用电感耦合等离子体刻蚀设备,基

您可能关注的文档

文档评论(0)

hello118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档