动态调整电源电压与操作频率以降低系统晶片之功率消耗-电子工程专辑.PDFVIP

動態調整電源電壓與操作頻率以降低系統晶片之功率消耗 動態調整電源電壓與操作頻率 以降低系統晶片之功率消耗 Using Dynamic Voltage and Frequency Scaling to Reduce SoC Power Dissipation 楊維斌 Wei-Bin Yang 系統晶片硬體技術部 （ 摘要 analog to digital converter: ADC ）、數位類比轉 換器（digital to analog converter: DAC ）、輸出放 本文章主要內容是分析與設計動態調整電 大器（driver ）與電源電壓控制電路（supply 源電壓與操作頻率電路，藉以降低系統晶片之功 support ），最主要功率消耗是在直流偏壓部分， 率消耗。在選擇適當系統架構配合之下，動態調 為了讓類比電路能操作在飽和區（saturation 整電源電壓與操作頻率電路會依照系統運算需 region ）使其能提供固定之電流，因此需將電路 求，提供相對應的電源電壓與時脈供給，以避免 做適當的直流偏壓，而這也是造成靜態功率消耗 多於能量的消耗，因此可延長電池使用的時間。 的主因。在數位電路方面，則包含了靜態記憶體 （ SRAM ）、邏輯運算單元（logic ）與中央處理單 1. 前言 元（CPU ）等，由於都是位於處理整個資料運算 路徑（data path ）上，因此數位電路是整個SoC 近幾年來，各種電子產品整合度越來越高， 尤其是在可攜帶式電子消費產品；如：個人行動 電話、個人數位助理（personal digital assistants: PDAs ）與筆記型電腦等等，產品體積越來越靈 巧，但是所需包含的功能越來越來多，相對的內 部晶片電路也是越設計越複雜，電路面積也越來 越大。因此，伴隨著製程技術的進步，電子產品 中的晶片設計走向 System-on-a-Chip （SoC ）已經 是大勢所趨了。 如圖一所示，整個 SoC 晶片中包含了數位電 路（digital circuit ）與類比電路（analog circuit ） 兩大部分。類比電路部分包含了類比數位轉換器 圖一 SoC 晶片 130 系統晶片 001期 Using Dynamic Voltage and Frequency Scaling to Reduce SoC Power Dissipation 系統中最耗功率的地方。尤其是在現今電路設計 中，要求高輸出率（throughput rate ）與低總時間 延遲（latency ）之情況下，操作速度往往朝向極 限邁進，導致相對的功率消耗大大的增加。 圖二是 Intel 中央處理單元操作頻率的產品 規劃圖[1] ，由圖可知中央處理單元的操作頻率每 兩年會成倍數成長，尤其是到 2010 年可能會到 達 10GHz 以上。在如此高的操作頻率之下就會 圖二 Intel 中央處理單元操作頻率規劃圖 造成如圖三所示的影響：隨著操