- 1、本文档共15页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
作息时间信号机_技术文档
课程设计报告
作息时间信号机
(作息时间信号机的整体电路图见最后一页)
一 设计目标
本课题是在熟悉数字电路知识的基础上,根据设计要求来制订一简易作息时间信号机,该信号机能正常显示时间并能手动校时校分,且能在特定的时间打特定的铃;在设计的基础上掌握调试电路的基本方法。
二 技术指标
2.1 整体功能要求:
学校、机关和工厂企业为了维护正常的工作,学习和生活秩序,作息时间信号机是必不可少的,一年四季的作息时间是不同的,功能齐全的信号机应能根据季节的变更,自动调整作息时间。另外,任何时钟都有记时误差,数字钟也不例外,性能优良的信号机,应能根据广播及时的进行人工校时,本课题设计是简易作息时间信号机,作息时间按学校规定的作息时间自动打铃,全年作息时间是规定不变(双休日照常运行),且只要求人工校时校分。
2.2系统结果要求: 作息时间信号机的系统结构方框如图2.1-1
2.3 电气指标
2.3.1规定的作息时间表如下:
项目 时间 铃声类型 起床 6:30 长 早操 6:40 短 早餐 7:10 长 预备铃 7:50 短 第一节课 8:00--8:50 间-短 第二节课 9:00—9:50 间-短 课间操 10:00 短 第三节课 10:10—11:00 间-短 第四节课 11:10—12:00 间-短 午餐 12:10 长 午休 12:30 长 预备铃 13:40 短 第五节课 14:00—14:50 间—短 第六节课 15:00—15:50 间—短 第七节课 16:00—16:50 间—短 第八节课 17:00—17:50 间—短 晚餐 18:00 长 第九节课 18:30—19:20 间—短 第十节课 19:30—20:30 间—短 晚自习结束 22:00 间 熄灯 22:30 长
2.3.2铃声分类
根据铃声长短共分三类:
长铃:12s; 短铃7s;
间歇铃18s内响3s,停3s,共三个周期。
这三种铃声分别应用于下列三种情况(已在上表中给出分类情况);
长铃:起床,早、中、晚餐,午休和熄灯。
短铃:预备铃,下课,自习几课间操作结束。
间歇铃:上课,晚自习结束。
2.3.3采用24小时制三 电路设计
3.1 工作原理及其流程图
该简易信号机的框图如图3.1-1所示,它由以下几个部分组成;
秒信号发生器:用来产生数字钟记时的标准脉冲信号
数字钟:用以提供作息时间表中的各个具体时间
译码电路:将所有欲打铃的时间提取出来并分别构成三种铃声的控制信号
定时电路:用以形成三种铃声所需的持续时间并汇集成一路信号送至多谐震荡器
可控多谐振荡器及推动电路:在需要打铃的时间里,多谐振荡器从音频频率振荡并推动扬声器的发声
以下我们将具体介绍个部分的电路及其工作过程。
3.2 电路分析
3.2.1秒信号发生器
秒信号发生器是数字钟的重要部分,它决定了数字钟的稳定度和精确度,在记时要求不高的场合,可以用环形门电路或555定时器产生。在记时要求准确的条件下,一般用石英晶体做振荡源,振荡器的频率越高,设计计时精度越高,所用的器件所用的器件就越多,本课题用32768Hz的晶体,经十五次的二分频可得到1s的标准脉冲信号,如图3.2-2所示
通过秒信号发生器可产生1Hz、2Hz、1024Hz、2048Hz等脉冲信号,将其作为数字钟的CP输入,方便检验电路的准确性
3.2.2数字钟
数字钟即计数器,对秒信号计数,将累积结果用24进制显示时、分、秒,数字钟主要包括计数器、译码器及显示电路。
(1)计数器主要应用于计数时、分、秒,于6片74161级联而成。计秒电路由2片74161通过异步级联实现模为60的计数并输出,第一片74161为模6的计数器,第二片74161为模10 的计数器,均采用预置“0”法,电路如下:
该电路可从0 ~ 59 计数,Qa、Qb、 Qc、Qd可输出每一个数的二进制表示形式作为译码器的输入信号 。
计分信号也由由2片74161级联而成,电路图同(3.2-3),当计数到59时就会产生一个脉冲,作为计时电路的CP输入。
计时电路;由于一天只有24小时,当计数达到23:59:59时,就需要清零以重新开始计时,计时电路由2片74161级联而成的模为24计数器,下图为计数器的电路图,并能实现置零
然后将计时、计分电路、计秒电路级联起来,前一电路的置书数控制端的输入信号也作为下一电路CP的输入信号,当计时、计分、计秒计到满足模为59的终止状态时,将会产生置数控制信号,提供下一级电路的脉冲,当达到23:59:59的终止状态时,所有的级联电路全部置零,重复下一次的计数,计秒电路CP输入为标准脉冲信号,
下图为每一个级联电路基本触发器的Q端输出波形图:
1计秒
文档评论(0)