数字电路域逻辑设计8-2.pptVIP

* * 8.2　通用阵列逻辑（GAL）器件 8.2.1　GAL器件的基本类型 8.2.2　PAL型GAL器件 8.2.3　PLA型GAL器件 8.2.4　GAL器件的应用 Generic Array Logic Device 8.2　通用阵列逻辑（GAL）器件 　　通用阵列逻辑器件是继PAL器件之后，在20世纪80年代中期推出的一种低密度可编程逻辑器件。它在结构上采用了输出逻辑宏单元（OLMC －－ Output Logic Macro Cell）结构形式。在工艺上吸收了EEPROM的浮栅技术，具有可擦除、可重新编程、数据可长期保存和可重新组合结构的特点。 不用专门的编程器编程 在系统编程 ispGAL22V10， ispGAL16Z8 含多种形式逻辑宏单元 FPLA型 GAL6001 低功耗 PAL型 GAL16V8Z/ZD 大电流输出 PAL型 GAL16VP8，GAL20VP8 异或型，含可编程异或门 PAL型 GAL20XV10 异步型，异步时钟、置位、复位 PAL型 GAL20RA10 扩展型，乘积项数目不同 PAL型 GAL22V10，GAL18V10 通用型 PAL型 GAL16V8，GAL20V8 器件特点 器件结构 器件型号 表8-2-1 部分典型GAL器件 8.2.1 GAL器件的基本类型 输入缓冲 I 输出宏单元OLMC 图8-2-1 PAL型GAL器件结构 与阵列 三态输出缓冲 I/O 8.2.2 PAL型GAL器件 　　PAL型GAL器件在结构上继承了PAL器件与阵列可编程和或阵列固定的结构，在输出电路中采用可编程输出逻辑宏单元（OLMC）。 　　根据OLMC结构和性能不同，PAL型GAL器件又可分为通用型、扩展型、异步型、大电流输出型和低功耗型等几种类型。 　　１．GAL16V8总体结构 　　GAL16V8器件有8个输入缓冲器，8个三态输出缓冲器，8个输出反馈/输入缓冲器，1个系统时钟CP输入缓冲器和1个三态输出使能OE输入缓冲器；与阵列由8×8个与门构成，共形成64个乘积项，每个乘积项有32个输入；含8个输出逻辑宏单元OLMC（或阵列包含在OLMC中），其中前3个和后3个OLMC输出端都有反馈线连接到相邻单元的OLMC。 　　 GAL16V8器件有8个引出端固定作为输入端，另外8个输入/输出引出端也可配置为输入模式。因此， GAL16V8器件最多可有16个输入端，输出端最多为8个。这也是器件型号中两个数字的含义。 逻辑图 　　２．GAL16V8器件OLMC 　　(1) OLMC结构 三态输出使能控制 0 1 1 1 0 1 1 1 0 用户定义使用 1 0 0 功　　能 控制电平 AC1(n) AC0 表8-2-2 PTMUX功能表 寄存器型输出 组合型输出 组合型输出 1 1 0 1 1 0 组合型输出 0 0 功　　能 AC1(n) AC0 表8-2-3 OMUX功能表 由OE确定 高阻 用户编程确定 1 1 0 1 1 0 使能 0 0 输出功能 AC1(n) AC0 表8-2-4 TSMUX功能表 本级内部寄存器输出反馈 邻近OLMC输出作输入 本级OLMC输出反馈 × 1 1 × 0 1 1 × 0 无反馈 0 × 0 功　　能 AC1(m) AC1(n) AC0 表8-2-5 FMUX功能表 逻辑图 32位 4位 1位 8位 1位 4位 32位 乘积项禁止位 XOR(n) AC0 AC1(n) SYN XOR(n) 乘积项禁止位 PT0 PT63 PT32 PT31 82位 12 15 12 19 16 19 图8-2-4 GAL16V8 结构控制字 　　(2) OLMC的结构控制字 同步位共　用 0：具有寄存器型输出的逻辑器件 1：纯组合型逻辑器件 共用 用于屏蔽64个乘积项中的某些乘积项，0表示屏蔽 　　(3) OLMC的工作模式 　　OLMC的工作模式由可编程结构控制位SYN、AC0、AC1(n)和XOR(n)决定，共有５种工作模式，分别为专用输入、专用组合输出、选通组合输出、时序电路中的组合输出和寄存器型输出模式。 I/O(n) 反馈到与阵列 来自相邻OLMC(m)输出 图8-2-5 专用输入模式 OLMC(n) SYN=1, AC0=0, AC1(n)=1, XOR(n)=× I/O(n) 反馈到与阵列 图8-2-6 专用组合输出模式 =1 ≥1 XOR(n) VCC 来　自与阵列 OLMC(n) SYN=1, AC0=0, AC1(n)=0, XOR(n)=× I/O(n) 反馈到与阵列 图8-2-7 选通组合输出模式 =1 ≥1 XOR(n) 来　自与阵列 OLMC(n) SYN=1, AC0=1, AC1(n)=1, XOR(n)