cmos电路中esd保护结构的设计 construction strategy of esd protection circuit.pdfVIP

…IH巾国集成电路 掘江 ”7·’ China Circuit ■●_ Integrated 上海交通大学微电子工程系 王大睿 摘要：本文研究了在CMOS5-艺中I／O电路的ESD保护结构设计以及相关版图的要求，其中重点讨论了 PAD到VSS电流通路的建立。 关键词：ESD保护电路，ESD设计窗口，ESD电流通路 ConstructionofESDProtectionCircuit Strategy usedtoconstructESD oncircuitsand basic ionsofESD Abstract：The protection the concept protection principles are designpresented． current words：ESD circuit，ESDwindow，ESD Key protection／On design path 1引言 模型最为通行。一般的商用芯片，要求能够通过2kV 静电电压的HBM检测。对于HBM放电，其电流可 静电放电(ESD，Electrostatic 在几百纳秒内达到几安培，足以损坏芯片内部的电 Discharge)给电子 器件环境会带来破坏性的后果。它是造成集成电路 路。 失效的主要原因之一。随着集成电路工艺不断发展， 一∥{i．…-一……? 互补金属氧化物半导体(CMOS，Complementary l。5k ，～、u1。…… Metal—Oxide Semiconductor)的特征尺寸不断缩小， EsD信号÷ 测试器件i 金属氧化物半导体(MOS，Metal—OxideSemiconductor) 的栅氧厚度越来越薄，MOS管能承受的电流和电压 也越来越小，因此要进一步优化电路的抗ESD性 能，需要从全芯片ESD保护结构的设计来进行考 图1人体模型(HBM)的等效电路。 虑。 人体的等效电阻为1．5kQ。 进入芯片的静电可以通过任意一个引脚放电， 2ESD的测试方法 测试时，任意两个引脚之间都应该进行放电测试，每 次放电检测都有正负两种极性，所以对I／O引脚会 ESD模型常见的有三种，人体模型(HBM，Hu— 进行以下六种测试： man Device BodyModel)、充电器件模型(CDM，Charge Model)和机器模型(MM，MachineMode)，其中以人体 压，对VSS放电，其余引脚悬空； http：Ilvwwv．cicmag．com 万方数据 2)NS模式：VSS接地，引脚施加负的ESD电通路 压，对VSS放电，其余引脚悬空；