实验三 计数器.doc

实验 计数器一、实验目的 设计一个带使能输入、进位输出及同步清0的增1十进制计数器，波形图见图-1 设计一个带使能输入及同步清0的增1计数器，波形图见图-2 设计一个带使能输入及同步清0的增1/减1的8位计数器二、实验内容 图-1 计数器1波形图 图-2 计数器2波形图 下面的例子是一个带使能输入、进位输出及同步清0的增1十进制计数器module counter1(clr,en,co,clk, Q,VGA ); input clr,en,clk; output co; output [3:0] Q ; output [3:0] VGA ; reg [3:0] Q; assign VGA = 4b0001; always@(posedge clk) begin if(clr) Q=0; else if(en==1) begin if(Q==9) Q=0; else Q=Q+1b1; end end assign co=(Q==4’d9)?1:0; endmodule 参考以上实例完成实验目的中所要求的计数器的设计。 三、实验连线 1、en、clr分别接SW1、SW2 clk（对应管脚为） Q对应IO9—IO12，co对应IO13，(IO9—IO13用导线连接L1—L5) 功能选择位VGA[3..0]状态为0001，即16位拨码SW1—SW16被选中输出到总线D[15..0] 2、本实验没有co，其它接线同1 3、en、up分别接SW1—SWclk（对应管脚为） Q对应IO9—IO16，(IO9—IO16用导线连接L1—L8) Cout对应FPGA管脚为L0，(即为CPU板上的L0) 功能选择位VGA[3..0]状态为0001，即16位拨码SW1—SW16被选中输出到总线D[15..0] 2.新建文件，写计数器程序，保存为counter1.v，设置为顶层文件并编译 3.添加文件 4.生成symbol 5.新建原理图文件，保存为counter.bdf 画原理图，添加project中生成的symbol 6.编译 7.分配管脚 8.下载，观察试验结果。