EDA实验--译码器与编码器的设计与仿真.docxVIP

实验三译码器与编码器的设计与仿真一、实验目的：熟悉Quartus软件的基本操作，掌握用Quartus软件验证VHDL语言。熟悉译码器与编码器所实现功能及其应用，通过实验堆译码器与编码器有更深刻理解。一、实验内容：1．参照芯片74LS138的电路结构，用逻辑图和VHDL语言设计3-8译码器；2．参照芯片74LS148的电路结构，用逻辑图和VHDL语言设计8-3优先编码器。三、实验原理：电路功能介绍1．74148：8-3优先编码器（8 to 3 Priority Encoder）用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。逻辑框图逻辑功能表INPUTSOUTPUTSEN0N ?1N??2N? 3N? 4N? 5N ?6N? 7N?A2?? A1? A0EO GS1×?? × × × × × × ×1???? 1?? 11 10×?? × × × × × ×?? 00?? 0?? 00 10×?? × × × × × ?? 0?? 10? ? 0?? 10 10×?? × × × × ?? 0?? 1?? 10? ? 1?? 00 10×?? × × × ? 0?? 1? ? 1?? 10? ? 1?? 10 10×?? × × 0?? 1?? 1?? 1?? 11?? 0?? 00 10×?? × ?? 0?? 1?? 1? ? 1?? 1?? 11? ? 0?? 10 10× ?? 0?? 1?? 1?? 1?? 1?? 1?? 11? ? 1?? 00 100? 1?? 1?? 1??? 1?? 1?? 1?? 11? ? 1?? 10 101 ?? 1?? 1?? 1?? 1?? 1?? 1?? 11? ? 1?? 11 0逻辑表达式和逻辑图：由你来完成。2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。解码信号输出端低电平有效代码输入端使能输入端逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表是设计3-8译码器的关键；74138的逻辑功能表如下：INPUTOUTPUTSelectEnableC B AG1 ￣GHA ￣G 2B￣Y￣7￣Y￣6￣￣Y￣5￣￣Y￣4￣Y￣3 ￣Y￣2￣Y￣1 ￣Y￣0× × ×× × ×0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1× 1 10 × ×1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1注：使能端G1是高电平有效；使能端G2是低电平有效，G2 = G2AANDG2B。四、实验步骤：1、译码器：（1）在Quartus软件中输入以下程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity lbz3 isport (A : in std_logic_vector(2 downto 0);Y : out std_logic_vector(7 downto 0));end lbz3;architecture art of lbz3 isbeginY=10