数字逻辑名词解释.doc

组合逻辑电路 简称组合电路，它由最基本的的逻辑门电路组合而成。 时序逻辑电路 简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路。 组合逻辑电路 特点是：输出值只与当时的输入值有关，即输出唯一地由当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。 时序逻辑电路 特点：与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件 译码器 将N个输入转换成对应的M个输出的过程 M≤2N 类型 全部译码和部分译码； 二进制译码、代码译码器、数字显示译码器。 Eg: N-2n译码器， eg: 3线-8线译码器 N-M译码器，M2n, eg: 4线-10线译码器 译码功能：根据输出引脚哪一条线有效，就可知道具体输入的二进制代码是哪一种组合。 对二输入变量A0,A1，译码器将得到四个输出 Y0,Y1,Y2,Y3， 对三输入变量A0,A1,A2，译码器将得到八个输出 Y0,Y1,…,Y7， 每一个输出Yi对应该输入的最小项。 对二输入变量，如：Yi’=0，即输入变量组合A1A0的M进制(M输出)形式为i。 用数字形式表示即：Yi ( mi 可用译码器实现最小项 1)二进制译码器的输出端能提供输入变量的全部最小项；2)任何组合逻辑函数都可以变换为最小项之和的标准式； =用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。 优点:可减少集成电路的使用数量。 例：用3线-8线译码器 74LS138实现下面的逻辑函数： Y1=A’B’+AC+A’C’ Y2=A’C+AC’ Y3=B’C+BC’ 将逻辑函数化为最小项之和的形式： Y1=A’B’+AC+A’C’ =A’B’C+A’B’C’+ABC+AB’C+A’BC’+A’B’C’ =m1+m0+m7+m5+m2+m0 = (m0’m1’m2’m5’m7’)’ Y2=A’C+AC’=A’BC+A’B’C+ABC’+AB’C’ = m3+m1+m6+m4 = (m1’m3’m4’m6’)’ Y3=B’C+BC’=AB’C+A’B’C+ABC’+A’BC’ =m5+m1+m6+m2 = (m1’m2’m5’m6’)’ 当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。 编码器 与译码过程相反，将特定意义的信息编成相应的二进制代码的过程 n个二进制代码（n位二进制数）对2n信号进行编码的电路 普通编码器和优先编码器两类 问题：当多个信号同时输入，如何选择其优先级？ 优先编码器：当输入端同时有信号到来，编码器自动按优先权排队，先对优先权级别最高的输入信号进行编码。然后按优先权顺序分别对其它输入信号进行编码。 数字多路器（数据选择器）——MUX 数字多路器是从多个输入数据中选择一个送往唯一通道输出，类似一个多掷开关。 M（=2N）个输入数据需要N位二进制信号来选择输出通道，称为N位选择变量(地址信号)。 数据选择器是一个多输入，单输出的组合逻辑电路。 八选一多路器74LS151 C、B、A三位地址输入，可以从8个输入数据D7~D0中选择一个需要数据到输出； D7~D0八个数据输入端； 数字多路器的应用 用数字多路器实现逻辑函数 a) 选择信号位数=逻辑函数中变量个数 b) 选择信号位数逻辑函数中变量个数 解决1：多路器级联 解决2：利用降维卡诺图 通过降维以后，相当于减少了逻辑函数的变量数目。当降维卡诺图的维数与数据选择器的选择输入端数目相等时，即可按照用具有n个选择输入端的数据选择器实现n变量逻辑函数的方法来实现m变量的逻辑函数。 二进制加法器 加法器是构成算术运算器的基本单元。 半加器 不考虑低位来的进位加法叫半加；能完成半加功能的电路叫半加器。 全加器 考虑低位来的进位加法叫全加；能完成全加功能的电路叫全加器。 一位加法器（1-bit adder） 能够实现两个1位二进制数相加的运算 , 输出和与进位。 1位半加器 组合逻辑设计流程 step1：分析输入与输出，写出变量： 输入：两个加数 A , B 输出：两个加数的和：S， 进位：Co 输入与输出的关系（1位二输入加法的可能）： 0+0=0 0+1=1 1+0=1 1+1=10 黄色数字为和， 红色数字为进位。 step2：列出真值表 s