- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
信息论基础论文-贾权
信息论基础论文
论文题目: 基于EDA的卷积码编解码器实现 学 院: 电子工程学院 年 级: 2008级 专 业: 通信工程 姓 名: 贾权 学 号: 指导教师: 刘勇
2011 年 6 月 28 日
摘要
针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX + plus Ⅱ开发平台的(2 , 1 , 6) 卷积码编解码器的EDA 实现方法, 给出了仿真波形, 并通过了在FPGA 芯片EPF10K10LC84 - 3 上的验证实验。
关键词
现场可编程门阵列;卷积码编码器;CDMA基站;
Abstract
This paper designed (2 ,1 ,6) convolution coder and decoder in order to meet the demand of correc2ting the digital t ransmission errors in a spread spect rum communication system , discussed the principles of the convolution coder and decoder , proposed a method of realizing the convolutional coder and decoder based on MAX + plus Ⅱ, and gave the simulating waveform.
Key words
convolution code ; coder and decoder ; EDA ; MAX + plus Ⅱ
目录
摘要 I
Abstract I
前言 2
一、 卷积编码器 3
二、 大数逻辑解码器 5
三、 卷积码编解码器的EDA 实现 6
(一)卷积编码器VHDL 顶层建模及功能仿真 7
2. 卷积编码器VHDL 顶层建模的VHDL 仿真波形 7
(三)卷积解码器VHDL 顶层建模及功能仿真 8
1. 卷积解码器VHDL 顶层建模的端口描述 8
结论 9
参考文献 10
致谢 11
前言
数字通信系统要求信息传输具有足够低的误码率。因此,数字基带信号要在信源端进行纠错编码,相应地,在信宿端进行纠错解码。纠错编码也称信道编码,按照对基带信息码元处理方法的不同,它可以分为分组码和卷积码两大类。分组码一个码字的监督码元仅与本码组的k0 位信息码元有关,与其他码字的码元无关。而卷积码本组码元不仅与当前输入的k0 个信息有关, 而且还与前面m 个时刻输入的信息有关。卷积码的纠错能力随着m 的增加而增加,差错率随m 的增加而指数下降, 在与分组码同样的编码效率和设备复杂性条件下, 卷积码的性能优于分组码。
在某扩频通信系统中, 我们使用了(2 ,1 ,6) 卷积码编解码器。在该系统中,输入卷积编码器的信息序列是32kbit/ s的比特流,经(2 ,1 ,6) 卷积编码器成为64kbit/ s 的比特流,再经扩频、调制、无线信道、解调、解扩,由卷积译码器还原出原32kbit/ s 的信息序列。实际表明,卷积编解码器的引入,大大提高了系统数据传输的质量。
一、 卷积编码器
卷积码通常记作( n0 , k0 , m) ,它将k0 个信息比特编为n0 个比特, 其编码效率为k0/ n0 , m 为约束长度。( n0 , k0 , m ) 卷积码可用k0 个输入、n0 个输出、输入存储为m 的线性有限状态移位寄存器及模2 加法计数器来实现。设输入信息序列为M = ( m0 , m1 , m2 , ?) ,则编码器输出的码序列C ∞ = ( C0 , C1 , C2 , ?) ,可用生成矩阵G∞表示为: C ∞ = M G∞, 其中G∞是有头无尾的半无限阵。
上式中D 是延迟算子, g ∞是卷积码的基本生成矩阵, g ∞ = [ g0 , g1 , ?gm ,0 , ?]。其中gi ( I = 0 ,1 ,2 ,?, m) 是一个k0 ×n0 阶阵。g ∞共有k0 个生成元
而每一个生成元g ( j) 的子生成元为:g ( j ,1) ( D) , g ( j ,2) ( D) , ?, g ( j , n0) ( D) , j = 1 ,2 , ?,k0 ,因而以D 表示的生成多项式矩阵为
本系统所选(2 ,1 ,6) 卷积编码器如图1 所示,其子生成元为: g(1 ,1) ( D) = 1 , g
文档评论(0)