eda技术及应用试验安排.pptVIP

* * EDA 技术及应用 实验安排 实验一： 八位全加器的设计 要求： 1、用VHDL设计四位半加器模块。 2、用图形方式构成八位全加器的顶层文件。 3、完成八位全加器的功能和时序仿真。 4、熟悉MAX+PLUS II 开发系统，初步掌握 EDA 技术的设计流程。 实验二： 1、具有清除端、使能端，计数范围为0-999 的计数器设计。输出为8421BCD码。 2、8421BCD码 ---七段LED译码显示电路设计。 要求： 1、用VHDL设计上述两个电路，用元件例化的 方式实现顶层设计。 2、完成功能仿真和时序仿真。 3、对设计结果进行时间分析（延迟、建立保 持时间和最高工作频率） 5、检查管脚情况，并进行手动分配。 4、掌握VHDL设计的基本方法，进一步熟悉 MAX+PLUSII 的使用。 设计参考： 1、七段数码管显示驱动电路 输入 “0”：译码值“011，1111”，3F 输入 “1”：译码值“000，0110”，06 输入 “2”：译码值“101，1011”，5B a b c d e f g 输入 “3”：译码值“100，1111”，4F 输入 “4”：译码值“110，011