5-4 边沿触发触发器.pptVIP

第5-4节 边沿触发的触发器 一、电路结构与工作原理 * 第四节 边沿触发的触发器 边沿D触发器 边沿JK触发器 下页 总目录 推出 边沿触发方式的动作特点 下页 返回 上页 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前与之后输入状态的变化对触发器的次态没有影响。 为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。 目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。 下页 返回 上页 1. 用两个电平触发D触发器组成的边沿触发器 TG1 TG2 C D G1 G2 C TG3 TG4 C G3 G4 C C C C C C C 下页 返回 上页 Q 0 0 1 1 × 0 1 0 1 × 0 0 1 1 × Q* Q D CLK CMOS边沿触发D触发器的特性表 输入信号是以单端 D 给出的，所以这种触发器叫做 D 触发器。 带异步置位、复位端的CMOS边沿触发D触发器 异步复位端 异步置位端 RD SD TG1 TG2 C D G1 G2 C TG3 TG4 C G3 G4 C C C C C C C 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 74HC/HCT74的逻辑符号与功能表 具有直接置1、直接置0，正边沿触发的D功能触发器 国标逻辑符号 D D D D G5 S R G3 G4 G6 G1 G2 Q S R 维持阻塞结构边沿触发SR触发器 下页 返回 上页 2. ﹡维持阻塞触发器 置0阻塞线 ① ③ 置1维持线 置1阻塞线 ② ④ 置0维持线 G5 D S R G3 G4 G6 G1 G2 Q 下页 返回 上页 置0阻塞线 ① ② ③ 维持阻塞结构D触发器 置1维持线 置0维持线 置1阻塞线 1D CLK D 下页 返回 上页 带异步置位、复位端与多输入端的维持阻塞D触发器 G5 S R G3 G4 G6 G1 G2 电路结构 S R 1D C1 S R 1D C1 逻辑图形符号 2. 典型集成电路-----74LS74 下页 返回 上页 [例5.4.1] 在维持阻塞结构边沿触发D触发器电路中，若D端与CLK的电压波形如图所示，试画出Q端的电压波形。假定触发器的初始状态为Q =0。 CLK D Q Q O O O O t t t t 下页 返回 上页 3. ﹡利用门电路传输延迟时间的边沿触发器 M N G2 G3 G5 G6 G1 G4 G7 G8 SR锁存器 输入 控制门 输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。 下页 返回 上页 利用门电路传输延迟时间的边沿触发器的特性表 Q 0 1 1 1 0 0 1 0 × 0 1 0 1 0 1 0 1 × × 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 × 仿真 返回 二、 边沿触发方式的动作特点 触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态， 而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。 这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。 下页 上页 5.3.3负边沿触发JK触发器 负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影响。 1、电路结构 负边沿触发的JK触发器的真值表 翻转 1 0 0 1 1 1 1 1 置1 1 1 0 1 1 0 1 0 置0 0 0 0 1 0