第12章存储器和可编程逻辑器件.pptVIP

电路结构（以单管动态存储单元为例） 位线 数据线 (D) 字选线 T CS CD 输出 电容 写信息：字选线为1，T导通， 数据D经T送入CS . 读信息：字选线为1，T导通， CS上的数据经T送入位线的等 效电容CD . 特点： 1）当不读信息时，电荷在电容CS上的保 存时间约为数毫秒到数百毫秒； 2）当读出信息时，由于要对CD充电，使 CS上的电荷减少。为破坏性读出。 3）通常在CS上呈现的代表1和0信号的电平 值相差不大，故信号较弱。 结论：1）需加刷新电路； 2）输出端需加高鉴别能力的输出放大器。 3）容量较大的RAM集成电路一 般采用单管电 路。 4）容量较小的RAM集成电路一 般采用三 管或四 管电路。多管电路结构复杂，但外围电路简 单。 3) RAM容量的扩展 VCC A8 R/W CS GND 1 9 10 18 Intel 2114 A9 A7 A5 A4 A6 A0 A1 A3 A2 I/O1 I/O2 I/O3 I/O4 ①位扩展 I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W I/O1 I/O2 I/O3 I/O4 A9 A0 A1 … CS R/W … A