end正确的答案语法概念总复习练习-第九单片机论坛.pptVIP

Verilog HDL的基本语法  语法概念总复习练习 在这一小结中我们将针对以上介绍的基本语法做几个练习。 语法概念总复习练习 1. 请将所给各个选项根据电路图，填入程序中的适当位置。 module AOI(A,B,C,D,F); input A,B,C,D; output F; assign F = ((AB)(CD)); endmodule 语法概念总复习练习 2. 这一题，我们将作有关层次电路的练习。假设已有全加 器模块FullAdder,若有一个顶层模块调用此全加器，连接 线分别为W4，W5，W3，W1和W2。请在调用时正确 地填入I/O的对应信号。 语法概念总复习练习 module FullAdder(A,B,Cin,Sum,Cout); input A, B, Cin; output Sum, Cout; endmodule module Top.... FullAdder FA( endmodule .Sum(W1),.Cout(W2),.Cin(W3),.A(W4),.B(W5)); 语法概念总复习练习 3. 下面这道题是一个测试模块，因此没有输入输出端口，请 将相应项填入合适的位置。 module TestFixture; initial begin end initial endmodule 语法概念总复习练习 4. 指出下面几个信号的最高位和最低位 reg [1:0] SEL; input [0:2] IP; wire [16:23] A; 答案： MSB:SEL[1] MSB:IP[0] MSB:A[16] LSB:SEL[0] LSB:IP[2] LSB:A[23] 语法概念总复习练习 5. P,Q,R都是4bit的输入矢量，下面哪一种表达形式 是正确的。 1)input P[3:0],Q,R; 2)input P,Q,R[3:0]; 3)input P[3:0],Q[3:0],R[3:0]; 4)input [3:0] P,[3:0]Q,[0:3]R; 5)input [3:0] P,Q,R; 答案： 5) 语法概念总复习练习 6. 请指出下面几条语句中变量的类型。 1) assign A=B; 2) always #1 Count=C+1; 答案： A(wire) B(wire/reg) Count(reg) C(wire/reg) 语法概念总复习练习 7. 在下题中initial块执行完后I，J，A，B的值会是多少。 reg [2:0] A; reg [3:0] B; integer I, J; initial begin I=0; A=0; I=I-1; J=I; A=A-1; B=A; J=J+1; B=B+1; end 答案： I=-1 (整数可为负数) J=0 A=7 (A为reg型为非负数， 又因为A为3位即为111) B=8 (在B＝A时，B＝0111,然后B＝B＋1， 所以B=4’ b1000) 语法概念总复习练习 8. 在下题中，给出了几种硬件实现，问以下的模块被综 合后可能是哪一种? always @(posedge Clock) if(A) C=B; 1.不能综合。 2.一个上升沿触发器和一个多路器。 3.一个输入是A，B，Clock的三输入与门。 4.一个透明锁存器。 5.一个带clock有始能引脚的上升沿触发器。 答案： 2,5 语法概念总复习练习 9. 在下题中，always状态将描述一个带异步Nreset和 Nset输入端的上升沿触发器，则空括号内应填入什么， 可从以下五种答案中选择。 always @( ) if(!Nreset) Q=0; else if(!Nset) Q=1; else Q=D; 1.negedge Nset or posedge Clock 2.posedge Clock 3.negedge Nreset or posedge Clock 4.negedge Nreset or negedge Nset or posedge Clock 5.negedge Nreset or negedge