并行仿真技术.docVIP

第9章 并行仿真技术 在前面各章中，我们主要就各种系统的仿真建模方法学进行了讨论。所有这些讨论均是基于单一CPU计算机作为仿真计算工具而言的。随着仿真研究的对象日益复杂，规模日益增大，尽管计算机技术在突飞猛进地发展，但仍然满足不了应用的要求。人们分析过，单CPU的数字计算机的计算速度不可能超越电路信号传输速度的极限，即电场传播速度米/秒。如果传输线按1米计算，则计算机的反应速度不可能超过每秒次操作。然而，三自由度空间飞行器的实时仿真要求大于每秒次操作，一个核反应堆的仿真要求大于每秒次操作，而大系统的优化研究则要求大于每秒次操作，等等。 显然，单一CPU的计算机越来越难以满足仿真的要求。仿真技术的发展依赖于计算机技术的进步，同时仿真技术的需求也促进了计算机技术的进步。于是，突破传统的冯.诺依曼体系结构计算机发展起来。与传统的单CPU系统相比，多机并行处理系统的突出优点是可极大地提高处理速度，它可以突破单机系统的速度极限（理论上，可以是无限的，实际上，由于通讯和协调上的困难，仍存在新的极限）。多机并行处理系统在相当程度上突破了经典的冯.诺依曼计算机的体系，从而使得计算机不仅可以解决一般复杂性的任务，而且为解决诸如人类的思维过程等日益复杂的任务成为可能。多机并行处理系统用于仿真带动了并行仿真技术的进一步发展。本章将就并行仿真技术进行讨论和介绍。 9.1 概述 并行处理技术的研究开始于1960年代初期。第一台多机并行处理的计算机是ILLIAC－IV，是由美国伊里诺依（ILLINOIS）大学研制成功的。当时，计算机还处于晶体管年代，每一部处理机不仅体积庞大，而且造价昂贵。1970年代以来，大规模集成电路的迅速发展，大大加速了多机并行处理系统研究开发工作。到1980年代中期，多处理机系统技术日趋完善，表9.1列出了这一阶段的有代表性的成果。 自1980年代中期以来，大规模集成电路技术取得了突飞猛进的发展，计算机的内存容量、CPU的处理速度以人们意料不及的速度在增加，尽管如此，并行处理计算机也在同步地发展。 将多机并行处理系统用于仿真，从而形成了多机并行仿真系统，并行仿真技术由此发展起来。所谓多机并行仿真系统系指两个以上的独立处理机同时（simultaneous）或并发（concurrent）地执行两个以上的程序，以达到高速完成同一仿真任务的计算机系统。而采用多机并行仿真系统进行仿真的技术称为并行仿真技术。 根据多机并行仿真系统的结构、并行级别、软件体系等特征，我们可以将其进行分类。 表9.1 早期多机并行处理系统 型号 研制单位 公布时间 字长 存贮容量 体系特征 处理速度 ILLIAC IV Illinois 1967 32/64 2kB/pe 阵列机 加法500/pe 乘法700/pe PEPE Burroughs 1972 32 1kB/pe 线性阵列 加法300/pe 乘法1.9/pe STAR-100 CDC 1972 32/64 1M(64bit) 流水线 功能并行 矢量50－100MFlops/S标量 5－15 MFlops/S ASC Texas Instrument 1974 32 8M(64bit) 多流水线 并行 矢量30－100MFlops/S标量 5－15 MFlops/S AP-120B FPS 1975 32 32K-1M 流水线 功能并行 12MFlops/S CRAY-1 Cray Research 1976 16/32 1M(64bit) 专用功能 部件并行 矢量60－100MFlops/S 标量 20－30MFlops/S IBM 3838 IBM 1977 32 216KB 流水线 功能并行 30MFlops/S MATP Data West 32 65KB 多流水线 并行 120 MFlops/S BST Burroughs 1978 48 500K-8M 阵列 流水线 矢量50MFlops/S 标量 1.5MFlops/S DAP ICL 1978 32 2MB 阵列连接 100 MFlops/S AD-10 ADI 1978 16/48 1MB 功能并行 定点30MOP/S VAX 8800 DEC 1983 32/64 2MB 功能并行 11.2MIPS PE 3230 Perkinelmer 1984 32 2MB 功能并行 1.9-5MIPS PE 3880 Perkinelmer 1985 32 2-16MB 功能并行 6-80MIPS （1）按系统结构分类 根据多处理机构成系统时的耦合紧密程度，可以将多机并行处理系统分为：分布式结构系统、松连接系统、紧耦合系统。 分布式（distributed）结构系统系指构成系统的每一个处理机均拥有自己的存贮器