电子测量技术课chapter5-2015.ppt

构成VCO的基本方法是在LC振荡电路上加入可变电抗元件来实现对振荡频率的控制。图5-3-17是一个典型的西勒（Seiler）压控LC振荡电路，LC振荡回路中的电抗元件决定了振荡器的振荡频率，其中的变容二极管可等效为可变电容，电路输出频率的变化就是依赖改变变容二极管的直流偏压、使其电容值发生改变来实现的。其他形式的VCO有：积分－施密特型（NE566或XR-2206）、射级耦合多谐振荡器（MC1658）以及数字门电路型（CD4046的内置VCO）等。 当锁相环上次上电工作时，VCO输出信号频率是其固有振荡频率，通常ωfb与ωi不相等， 锁相环处于失锁状态。在锁相环处于锁定状态时，如果出现大的扰动，例如参考输入信号的频率ωi发生较大的变化，也可能导致锁相环从锁定状态转换为短暂的失锁状态。锁相环从失锁状态到返回锁定状态的过程通常被称为捕捉过程。在这一过程中，锁相环将调节VCO的振荡频率来使ωfb逐步追赶参考输入频率ωi的变化，如果ωfb与ωi之间的频率差小于一定范围，锁相环就能够最终达到锁定。这个范围称为捕捉范围或者捕捉带宽，以 来表示。当反馈信号频率与参考输入信号频率进入捕捉范围之后，两个频率将进一步靠近，当两个信号的相位差小于2π时，两个信号的频率就几乎相同了，这时两个信号的频率差称为锁定范围或者锁定带宽 。进入锁定范围之后，锁相环将很快达到锁定状态。 在锁相环的捕捉过程中，从ωfb与ωi之间的频率差较大的失锁状态下，进入到捕捉范围内的子过程又被称为拉入过程；从进入锁定范围到最终锁定的子过程又被称为快捕过程。 当锁相环处于锁定状态时，如果参考输入信号的频率平稳而缓慢地变化，且ωfb与ωi之间的频率差在一定范围之内，锁相环能够一直跟踪这种变化，并保持在锁定状态。锁相环的这个工作过程称为跟踪过程。此时，ωfb与ωi之间的最大允许频率差称为同步范围或者同步带宽 ，超出此范围将导致锁相环失锁。 当锁相环处于锁定状态后，如果参考输入信号的频率变化十分剧烈，例如出现频率阶跃，当ωfb与ωi之间的频率差在一个比较小的范围之内时，锁相环也能够继续保持在锁定状态。这个工作过程也是一种跟踪过程。此时，ωfb与ωi之间的最大允许频率差称为拉出范围或者拉出带宽 。显然， 应该小于 。 * 对于锁定工作状态下的锁相环来说，相位噪声和杂散对系统的整体性能影响很大。相位噪声是在时域表现为时钟抖动，杂散是指在参考输入信号频率及其谐波处的噪声大小。此外环路带宽和相位裕度是衡量锁相环稳定性的两个主要参数。 锁相环稳态条件下开环增益等于1时得到的交界频率定义为锁相环的环路带宽。按照环路带宽的大小，可以将锁相环分为宽带锁相环和窄带锁相环。环路带宽对于相位噪声和动态性能有重要的影响。大的环路带宽有利于抑制带外的相位噪声，不利于抑制带内或来自输入的噪声。大的环路带宽也有利于减小锁定时间、加速对于输入变化的响应。为了PLL的稳定性考虑，PLL的环路带宽通常设计为参考频率的十分之一或者更小。窄带锁相环带内噪声小，但动态性能差、锁定时间长；宽带锁相环动态性能好、具有快速跟踪性能，但会从PD引入更多的干扰，造成VCO输入的波动。 * 在频率合成器中，需要通过锁相环产生参考输入信号频率若干倍数的一系列信号。在基本锁相环的反馈回路中增加一个分频器，能够实现倍频的功能。如图5-3-21所示，如果分频器DIV的分频系数为N，则当该锁相环达到锁定状态时，fdiv=fref，而fdiv = fout /N，因此fout = N×fref (N≥1)。 根据频率合成器设计和应用需求，分频系数的值可以很大，取值范围从2到几千，只要输出频率在VCO的可调节范围之内即可。分频系数N可以是固定或者可编程的，可以是整数或者小数。分频系数为整数的锁相环通常称为“整数分频锁相环（Integer-N PLL）”；分频系数为小数的锁相环通常称为“小数分频锁相环（Fractional-N PLL）” N=2—2000, fo=200MHz, fref=200KHz,?fo=400KHz,600KHz,…,399.8MHz,400MHz 一种基本形式的整数分频锁相环如图5-3-22所示。在基本锁相环的反馈回路上增加一个分频系数为1/N的分频器，其中N为从2到几千范围内的正整数。通常，分频器由低功耗的CMOS计数器实现；PD的参考输入信号fref来自于晶振的R分频，晶振能够产生满足频率合成要求的低噪声高稳定度的时钟源，例如采用TCXO。 图5-3-22所示的锁相环在输出频率fout为200MHz以下是易实现的。如果希望得到更高的输出频率，使用CMOS计数器来实现分频就有困难。解决的方法是采用预分频器先将VCO的频率降低，然后在进行常规的N分频。预分频器的分频系数通常是2的数次幂，以降低实现的难度。 * 图5