EDA技术与实践教程.docx

EDA技术与实践教程论文课题：DDS信号源的设计学院：电子信息工程学院班级：通信12301班作者:吴丹学号他成员：陈敬焰、杨柳DDS信号源的设计一．DDS概论DDS是一种以全数字技术从相位概念出发直接合成所需波形的一种频率合成技术。目前使用最广泛的方式是利用高速存储器查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。DDS技术一般都是以数字控制振荡器NCO（Numerically Controlled Oscillator）为核心，来产生频率可调的sin正弦波的波形的数字量表示的幅值。这些数字量表示的波形幅值再通过一个DAC（Digital-Analog Converter），得到正弦波的模拟量波形。它是在时域中进行频率合成，从而能够对输出频率进行快速而且精确的控制，并且这种控制全部都是数字控制，因此可以提供非常高的频率精度。二．DDS工作原理DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用下图1 来表示。相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲FS，加法器将频率控制字K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到Ｄ／Ａ转换器，Ｄ／Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。三．实验过程1.实验目的（1）学习掌握DDS信号源的设计方法。 （2）学习较复杂的数字系统设计方法。2.实验内容总体设计框图如下图所示。总体框图中包含dds_sin,dds_rom,dds_fen三个模块。dds_fen根据需要生成的信号频率值，产生对应的时钟信号；dds_sin实现正弦波地址数据输出；dds_rom用来保存正弦波形数据。端口说明Clk:系统时钟Clr:清零信号Datain[19..0]：设定频率值Dataout[7..0]：频率输出（2）dds_ fen模块根据需要生成的信号频率值，产生对应的时钟信号，是DDS设计的核心部分。Clk为系统时钟，clr为清零信号， datain为所需频率值。产生对应的后续模块的时钟模块。在后续正弦波产生模块中需要提供的时钟信号为所需频率值的64倍，通过相位累加即可的得所需频率。dds_fen模块的VHDL源代码如下。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY dds_fen ISGENERIC(WIDTH:INTEGER:=20;clk_k:INTEGER:;PORT(clk,clr:IN STD_LOGIC;datain:IN STD_LOGIC_VECTOR(WIDTH-1 DOWNTO 0);clk_out:OUT STD_LOGIC);END;ARCHITECTURE one OF dds_fen ISSIGNAL INTEGER RANGE 0 TO clk_k;SIGNALdata_c:STD_LOGIC_VECTOR((WIDTH-1+6) DOWNTO 0);SIGNAL clk_out_c:STD_LOGIC;BEGINdata_c=datain”000000”;PROCESS(clk,clr,datain)BEGINIF clr=’1’THEN q=0;ELSIF clk’EVENT AND clk=’1’THENIF qclk_k-CONV_INTEGER(data_c)THENq=q+CONV_INTEGER(data_c);clk_out_c=’0’;ELSEq=0;clk_out_c=’1’;END IF;END IF;END PROCESS;clk-out=clk_out_c;END