FPGA 多功能波形发生器.docx

学校代码：11517HENAN INSTITUTE OF ENGINEERING多功能波形发生器题目多功能波形发生器学生姓名专业班级 电子科学与技术1042班 学号系 （部） 电气信息工程学院 指导教师(职称)完成时间 目录摘要…………………………………………………… 3一、设计要求……………………………………………… 4二、系统设计方案………………………………………… 42.1波形函数发生装置的选择…………………………… 42.2波形输入输出控制方式的选择……………………… 4三、系统设计思路………………………………………… 5四、各模块设计及仿真…………………………………… 64.1.1频率产生模块……………………………………… 64.1.2相位产生模块……………………………………… 64.1.3正弦波模块………………………………………… 74.1.4方波模块……………………………………………74.1.5锯齿波模块………………………………………… 84.1.6三角波模块…………………………………………84.1.7寄存器模块…………………………………………94.2波形选择输出控制单元……………………………… 94.3D/A转换器…………………………………………… 104.4设计总电路……………………………………………11五、硬件测试…………………………………………………115.1引脚的锁定…………………………………………… 125.2编程下载………………………………………………125.3硬件验证………………………………………………12六、课程设计心得体会……………………………………12附录………………………………………………… 17参考文献…………………………………………… 18摘要本次课程设计应用 Verilog HDL语言及Quartus Ⅱ软件提供的原理图输入设计功能，组合电子线路的设计加以完成一个任意波形的信号发生器。它具有机构紧凑，性能稳定，设计结构灵活，方便进行多功能组成的特点，经济实用，成本低廉。可产生正弦波、方波、三角波、递增锯齿波、递减锯齿波以及阶梯波，并可实用示波器观察波形。实现了系统信号实时快速测量，也为其广泛应用于实际领域创造了条件。在实现过程中，将整体功能模块化，分为函数发生模块和调控模块，在调控模块中实现了调频、调幅以及对于波形的输出控制。对于D/A转换器本次试验选择的是TLC5620。关键词：智能信号发生器 Verilog HDL TLC5620设计要求能够产生多种波形（正弦波、方波、三角波、锯齿波、阶梯波……），能够通过按键进行调节波形频率、相位。系统设计方案2.1 方案一通过数据选择器对每个波形模块进行选择，波形模块是通过编写程序经过累加器进行运算输出结果，最后将该结果送给D/A转换器，将数字信号转变成模拟信号。该方案运行效率低、程序编写复杂、不容易控制，因为每个模块所需时钟信号需要协调控制。该方案优点是所需要的资源少。2.2 方案二通过辅助软件绘制出所需波形产生波形数据和地址，将其结果存入ROM中。通过输入相频数据和相位数据经过相频累加器和相位累加器产生波形地址数据，然后产生波形数据输入到寄存器中，通过数据选择器选择所要输出的波形数据。将数据送给D/A转换器将数字信号转换成模拟信号。该方案操作简易，输出波形稳定易控制，缺点是需要资源比方案一多。我们最后选择方案二，因为输出波形稳定时钟要求不高容易控制。系统设计思路利用FPGA设计一个频率和相位均可控制的具有正弦波、方波、三角波输出的直接数字频率合成器( DDS) . DDS 的核心模块相位累加器可通过Verilog HDL语言自行设计, 波形存储器调QuartusII软件的定制ROM来实现. 波形ROM的初始化m if文件可通过Verilog HDL语言编写生成DDS的原理框图如图1所示.图1其中FWORD为频率控制字, f s为时钟频率, 相位累加器的字长为N (N = 8), ROM1, ROM2, ROM3的数据位及D /A转换器的字长均为D (D = 8)。相位累加器在时钟f s的控制下以步长K 作累加, 输出N 位二进制码作为波形ROM的地址, 对波形ROM进行寻址, 波形ROM 输出的幅码S ( n), 经D /A 转换器( DAC )变成阶梯波S ( t ), 再经低通滤波器( LPF)平滑后就可以得到合成的信号波形了。多路选择器可以选择相应的正弦波、方波、三角波。合成的信号波形形状取决于波形ROM 中存放的幅码, 因此用DDS技术可以产生任意波形。如图2正弦波图2各模块设计及仿真4.1.1频率产生模块相频模块将频率控制字Fword与寄存器输出的累加相位数