适于ip设计的定点dsp软件开发系统-复旦大学微电子学院.docVIP

适于IP设计的定点DSP软件开发系统 边立剑 吴奇祥 童家榕 复旦大学电子工程系CAD室 200433 摘要：本文描述了一种本实验室开发的适合于IP（Intelligence Property-Right）设计的DSP（Digital Signal Process）处理器核WDSP（以主要开发者姓Wu命名Wu’s DSP）的软件开发系统。这一开发系统将使根据不同DSP应用产生不同DSP处理器核成为可能。此外，WDSP还将作为一个核心部件应用在本实验室正在开发的称为FDP（FPGA for Data Path）的FPGA（Field Programmable Gate Arrays）系统中，以适应当前普遍采用的IP和SOC（System On Chip）设计方法。 关键字：IP设计，SOC，数字信号处理，软硬件划分。 A Fixed-Point DSP Software Development System Suitable for IP Design Bian Li Jian Wu Qi Xiang Tong Jia Rong CAD Lab. Electronic Engineering Department Fudan University 200433 Abstract：This article describes a software development system developed by our lab for DSP and IP design. This system is based on a DSP processor core named WDSP. This system can make it possible that we may produce different DSP processor for different application quickly. Besides，WDSP will be used as a IP core in FDP（FPGA for data path） system being developed by our lab. Keyword：IP Design, SOC, DSP, HW/SW Co-Design。  1. 简介 随着全球进入数字时代，数字信号处理在无线通讯、图像、语音等多媒体信息处理，自动控制等各个领域中越来越多的应用和对其速度、数据吞吐量等越来越高的要求促使了各种类型DSP处理器的出现。大量数字系统是由DSP处理器加外设构成，但随着竞争加剧，这种开发方式也显得周期过长，费用过高。 当前， VLSI（超大规模集成电路）技术飞速发展，硅片集成度越来越高，在单个片上已可实现一个复杂的系统。而随着系统的规模和复杂度的不断增大，开发一个系统的时间越来越长，因此IP设计方法逐渐被广泛采用，即购买其他公司已经开发好的产品模块，嵌入自己的设计，这样可大大缩短设计周期，同时由于这些模块是经过验证的，因此可靠性很高。与此同时，现在的FPGA的容量和速度随着生产工艺的进步变得非常大，它已不仅仅可以实现一些简单逻辑功能，也能实现复杂的系统。因此片上系统（system on chip）可以通过使用一片大容量的FPGA来实现，而IP设计方法对使用FPGA进行设计更为有利，因为它能迅速把设计直接用FPGA来实现，省去了投片生产周期的大量时间和费用。常规DSP运算包括加、减、移位、乘累加、蝶形运算等，其相应寻址方式为线形、偏移、位反序寻址等。目前，各个种类DSP处理器的频率都越来越高，但其运算瓶颈却始终是外存的存取速度。 2. WDSP结构简介 首先简要介绍一下本实验室设计的的RISC结构16-Bit定点DSP（WDSP），WDSP采用数据总线和程序总线分离的Harvard结构。如图一： 它具有四级流水线，如图二： WDSP的指令集为24位单字单周期执行的指令集，它还包含有两维寻址模块，它使得一条指令便可完成类似公式（1）和（2）的一系列向量和矩阵运算。 WDSP的乘累加器采用冗余二进制结构〖7〗，它的累加器可与其他运算单元共享，它具有三级流水线。 WDSP的数据DMA（Direct Memory Access）操作可以与运算操作并行进行，这一并行性省去了大量的数据传输时间，它们可在数据运算的同时为下一次操作准备好数据，因此大大提高了DSP的性能，特别是在采用速度较慢的存储器系统中。 另外，WDSP还包含一个完全双工串行通讯口、一个16位并行通讯口，它们的控制寄存器与寄存器文件统一编址，使得它们的操作与读写寄存器文件一样十分方便。 以上简单介绍了WDSP的硬件结构，??详细结构我们将另行撰文描述，下面我们将介绍WDSP的软件开发系统。 3. 基于SOC和IP