csre内靶定时探测器系统容性负载隔离电路设计 capacitive-load isolation techniques in timing detector of csre internal target.pdfVIP

第36卷第4期 核电子学与探测技术 V01．36No．4 2016年4月 NuclearElectronics＆Detection 2016 Technology Apr． CSRe内靶定时探测器系统容性 负载隔离电路设计 朱坤露1’2，王伟1，于得洋1，刘俊亮1’2，李良辉1’2，蔡晓红1 中国科学院近代物理研究所，兰州730000；2．中国科学院大学，北京100049) 摘要：针对定时电路驱动容性负载出现的过冲、振铃等问题，提出采用容性隔离技术，在不影响电 路增益、带宽的情况下，使电路具有一定的容性负载能力，提高稳定性。通过构建电路模型，从数学角度 分析了电路不稳定的原因，并应用实验证明了容性负载隔离技术的合理性。容性负载隔离技术可以有 效消除容性负载电路带来的增益凸峰及恶化的频率响应。 关键词：集成电子学；定时电路；容性负载隔离