编码器及设计报告.docVIP

实验一、编码器的设计 实验目的 学习利用vhdl语言设计编码器的方法，掌握编码器的设计思路；熟悉软件工具的使用方法，掌握软件工具的操作步骤。 实验内容 在MAX+plusII输入代码一（见附录）用VHDL语言设计生成8-3编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下： 8-3编码器仿真图 1 在MAX+plusII输入代码二（见附录）用VHDL语言设计生成16-4编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下： 16-4编码器仿真图 1 三、实验心得： 在实验中，通过8-3编码器的程序代码，经过修改得到16-4编码器。8-3编码器通过真值表得到8-3编码器case代码。同理通过16-4编码器真值表得到。本次实验由于首次接触MAX+plusII，在实验过程中遇到了很多软件使用上的问题。经过书本的研究和老师的指导，能够熟悉的使用MAX+plusII的仿真功能。 附录 代码一： library ieee; use ieee.std_logic_1164.all; entity bm8_3 is port(a:in std_logic_vector(0 to 7); b:out std_logic_vector(0 to 2)); end bm8_3; architecture zhang of bm8_3 is begin process(a) begin case a is wheb=000; wheb=001; wheb=010; wheb=011; wheb=100; wheb=101; wheb=110; when others =b=111; end case; end process; end zhang; 代码二： library ieee; use ieee.std_logic_1164.all; entity bm16_4 is port(a:in std_logic_vector(0 to 15); b:out std_logic_vector(0 to 3)); end bm16_4; architecture z of bm16_4 is begin process(a) begin case a is when0000000000000001=b=0000; when0000000000000010=b=0001; when0000000000000100=b=0010; when0000000000001000=b=0011; when0000000000010000=b=0100; when0000000000100000=b=0101; when0000000001000000=b=0110; when0000000010000000=b=0111; when0000000100000000=b=1000; when0000001000000000=b=1001; when0000010000000000=b=1010; when0000100000000000=b=1011; when0001000000000000=b=1100; when0010000000000000=b=1101; when0100000000000000=b=1110; when others =b=1111; end case; end process; end z;