EDA自动绕线机.docx

燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心学号学生姓名专业（班级）设计题目自动绕线机设计技术参数●自动绕线机进行绕线，先绕小圈10匝，再绕中圈20匝，最后绕大圈30匝；●小圈频率1Hz，中圈频率0.5 Hz，大圈频率0.25 Hz；●绕小圈时双色点阵候显示“X”，绕中圈时显示“Z”，绕大圈时显示“D”。●具有复位/启动功能。●具有停止蜂鸣功能。设计要求●使用6个动态数码管显示所绕圈数；●使用拨码开关设置功能。●停止时蜂鸣器有间歇地响5s。工作量●学会使用Max+PlusII软件、Verilog HDL语言和实验箱；●独立完成电路设计，编程下载、连接电路和调试；●参加答辩并书写任务书。工作计划了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；学习Verilog HDL语言，用Verilog HDL进行程序设计学习使用实验箱，继续电路设计；完成电路设计；编程下载、连接电路、调试和验收；答辩并书写任务书。参考资料《数字电子技术基础》.阎石主编.高等教育出版社.《EDA课程设计A指导书》.指导教师签字基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。程序：module lzy(CLK,CLK1,CLK2,CLK3,CLK4,LINE,SS,Q,ROW,RA,FM,CRN);input CLK,CLK4,CLK1,CLK2,CLK3,CRN;output[8:1] ROW,RA;output[2:0]SS;output[6:0]Q;output FM;output[4:1]LINE;reg FM;reg[2:0]SS;reg[6:0]Q;reg[8:1]ROW,RA;reg[4:1]LINE;reg[4:0]Q1;reg[4:0]Q2;reg[4:0]Q3;reg[2:0]T;reg[2 :0]E;reg[4:0]M;reg[3:0]COUT;always@(posedge CLK1 ) //十进制计数器，CLK1=1HZbeginif(~CRN) Q1=5b00000;else if (Q1=5b01001) Q1=Q1+1;else begin Q1=5b01010;endendalways@(posedge CLK2) //二十进制计数器，CLK=0.5HZbeginif(~CRN)Q2=5b00000;else if(Q15b01010)Q2=5b00000;else if(Q1==5b01010)beginif(Q2=5b10011)Q2=Q2+1;else Q2=5b10100;endendalways@(posedge CLK3) //三十进制计数器，CLK=0.25HZbeginif(~CRN)Q3=5b00000;else if(Q25b10100)Q3=5b00000;else if(Q2==5b10100)beginif(Q3=5b11101)Q3=Q3+1;else Q3=5b11110;endendalways@(posedge CLK) //绕线机启动前彩色信号指示灯工作beginE=E+1;if(~CRN)begincase(E) 0:begin LINE=4b1000;end 1:begin LINE=4b0100;end 2:begin LINE=4b0010;end 3:begin LINE=4b0001;end 4:begin LINE=4b1000;end 5:begin LINE=4b0100;end 6:begin LINE=4b0010;end 7:begin LINE=4b0001;endendcase endif(CRN)LINE=8endalways @(posedge CLK4) //双色点阵beginT=T+1;if((Q1=5b00001)(Q1=5b01010)(Q2==5b00000)) //显示X begincase(T) //T被赋予的是三位数，当T+1大于7是会自动舍弃高位，即从0开始循环 0:begin ROW=8RA=8end 1:begin ROW=8RA=8end 2:begin ROW=8RA=8end 3:begin ROW=8RA=8end