时序电路分析及设计.ppt

时序电路分析与设计 ?时序逻辑电路的结构与类型 组合逻辑电路是由门电路构成的，其结构如下图所示。 时序电路按其工作方式可分为同步时序电路和异步时序电路。同步时序电路的存储器件由时钟控制触发器组成，并且有统一的时钟信号，只有当时钟信号到来时，电路状态(y1，y2，…，yr)才发生变化。其余时间，即使输入发生变化，电路的状态也不会改变。时钟信号来之前的状态称为现态，记为 (右上标也可省略)；时钟信号到来之后的电路状态称为次态，记为 。 异步时序电路的存储器件可为触发器或延迟元件，电路中没有统一的时钟信号。 由于时序电路与组合逻辑电路在结构和性能上不同，因此在研究方法上两者也有所不同。组合逻辑电路的分析和设计所用到的主要工具是真值表，而时序电路的分析和设计的用到的工具主要是状态表和状态图。同步时序电路在形式上又分成Mealy型和Moore型，它们在用状态表、状态图描述时其格式略有不同。 Mealy型电路  如果同步时序电路的输出是输入和现态的函数，即Zi=fi(x1,x2，…，xn；y1，y2，…,yr),?i=1,?2, …，m，则称该电路为Mealy型电路。也就是说输出与输入有直接的关系，输入的变化会影响输出的变化。 Mealy型同步时序电路状态表的格式如表所示。表格的上方从左到右列出输入x1，x2，…，xn的全部组合，表格左边从上到下列出电路的全部状态y，表格的中间列出对应不同输入组合的现态下的次态yn+1和输出Z。这个表的读法是，处于状态y的时序电路，当输入x时，输出为Z，在时钟脉冲作用下，电路进入次态yn+1 . Mealy型电路状态图 ? Mealy型电路的状态图格式如下图所示，在状态图中，每一个状态用一个圆圈表示，圈内用字母或数字表示状态的名称，用带箭头的直线或弧线表示状态的转移关系，并把引起这一转移的输入条件和相应的输出标注在有向线段的旁边。 Moore型电路 如果同步时序电路的输出仅是现态的函数， 即：Z=fi(y1，y2，…，yr)，i=1,?2，…，m， 则称该电路为Moore型电路。也就是说该时序电路可能没有输入，或输入与输出没有直接关系。 Moore型时序电路的状态表 示例 同步时序逻辑电路的分析 时序逻辑电路的分析，就是对一个给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。 在输入序列作用下，时序电路的状态和输出变化规律通常表现在状态表、状态图或时间图中。因此，分析一个给定的同步时序电路，实际上是要求出该电路的状态表、状态图或时间图，以此确定该电路的逻辑功能。 本节将介绍分析同步时序电路的两种方法，并通过示例分析，了解和熟悉几种常用数字逻辑电路。 同步时序逻辑电路的分析方法 同步时序电路的分析有两种方法：表格法和代数法。两种方法分析过程示意图如下图所示。 例?分析同步时序电路的逻辑功能。假定在初态00时，输入x的序列0000011111 ，画出时间图。 用表格法： 将激励函数、输出函数表示在卡诺图上。 将J、K的卡诺图合并画到一个卡诺图上便得电路的激励矩阵。再根据JK触发器的状态表和输出矩阵，可将激励矩阵转换成Y-Z矩阵。 该电路是一个Mealy型时序电路。由状态表和状态图可以看出，当输入x=0时，在时钟脉冲CP的作用下，电路的状态按加1顺序变化，即 : 00→01→10→11→00→… 当x=1时，在时钟脉冲CP的作用下，电路的状态按减1顺序变化，即 :11→10→01→00→11→… 因此，该电路既具有加1计数功能，又具有减1计数功能，且四个状态为一个循环，是一个模4的二进制可逆计数器。 用代数法 以上过程用代数法也能很简单地求出结果。因为JK触发器的次态方程为： 将电路的次态方程组表示到卡诺图上: 分析下图所示的同步时序电路 分析下图的串行加法器电路，该电路有两个输入端x1和x2，用来输入加数和被加数。有一个输出端Z，用来输出相加的“和”。JK触发器用来存储“进位”，其状态为低位向本位的进位，为本位向高位的进位。 同步时序逻辑电路的设计 同步时序逻辑电路的设计也称同步时序逻辑。实际上设计的过程是分析的逆过程，就 是根据给定的逻辑功能要求，设计出能实现其逻辑功能的时序电路。设计的流程如图所示。 建立原始状态表 建立原始状态表的方法可