CMOS器件介绍.docVIP

集成电路常用器件介绍 CMOS工艺下器件： CMOS工艺可分为P阱CMOS、N阱CMOS和双阱CMOS。以NWELL工艺为例说明CMOS中常用有源及无源器件的器件结构、工作原理、特性参数等。建议在此之前先了解CMOS的基本工艺。 1.1有源器件 1. MOS管 采用N阱工艺制作的PMOS与NMOS结构示意图如图（1.1-1），在衬底为轻掺杂P-的材料上，扩散两个重掺杂的N+区就构成了N沟器件，两个N+区即源漏，中间为沟道。中间区域的表面上有以薄层介质材料二氧化硅将栅极（多晶硅）与硅隔离开。同样，P沟器件是在衬底为轻掺杂的N-的材料（即N阱或NWELL）上，扩散两个重掺杂的P+区形成的。 图（1.1-1） 图中的B端是指衬底，采用N阱工艺时，N阱接最高电位VDD，Psub接VSS。通常将PMOS、NMOS的源极与衬底接在一起使用。这样，栅极和衬底各相当于一个极板，中间是二氧化硅绝缘层，形成电容。当栅源电压变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大小。 以N沟器件为例说明MOS管的工作原理： （1）N沟增强型MOS管：当栅源之间不加电压时，漏源之间是两只背靠背的PN结，不存在导电沟道，因此即使漏源之间加电压，也不会有漏极电流。 当uDS=0,且uGS0时，由于二氧化硅的存在，栅极电流为零。但是栅极金属层将聚集正电荷，它们排斥P型衬底靠近二氧化硅一侧的空穴，使之留下不能移动的负离子区，形成耗尽层。当uGS增大，一方面耗尽层加宽，另一方面将衬底的自由电子吸引到耗尽层于绝缘层之间，形成一个N型薄层，称为反型层，如图（1.1-2）。这个反型层即源漏之间的导电沟道。指沟道刚刚形成的栅源电压称为开启电压UGS(th)。uGS越大反型层越厚，导电沟道电阻越小。 图（1.1-2） 当uGS是大于UGS(th)的一个确定值时，若在漏源之间加正向电压，则产生一定的漏极电流。此时，uDS的变化对导电沟道的影响与结型场效应管相似，即当uDS较小时，uDS的增大使漏极电流线性增大，沟道沿源漏方向逐渐变窄，一旦uDS增大到使uGD= UGS(th)[即uDS＝UGS- UGS(th)]时，沟道在漏极一侧出现夹断点，称为预夹断，如图(1.1-3)所示。如果uDS继续增大，夹断区随之延长。而且uDS的增大大部分几乎用于克服夹断区对漏极电流的阻力。从外部看，漏极电流几乎不因uDS的增大而变化，管子进入恒流区，漏极电流几乎仅决定于uGS。（但还会呈一定斜率缓慢增加，是沟道调制效应引起的，即有效沟道长度变短。） 图（1.1-3） （2）N沟耗尽型MOS管：如果在制造MOS管时，在二氧化硅绝缘层中掺入大量正离子（或者在衬底沟道区注入与衬底相反类型的离子），那么即使uGS＝0，在正离子的作用下P型衬底表面也存在反型层，即漏源之间存在导电沟道，只要在源漏之间加正向电压，就会产生漏极电流。且uGS为正时，反型层加宽，漏极电流加大，反之漏极电流减小。当uGS从零减小到一uj定值时，反型层消失，漏极电流为零。此时的uGS称为夹断电压uGS（off）。如图（1.1-4） 图（1.1-4）N 耗尽管 2.三极管 （VPNP 、 LPNP、VNPN） CMOS工艺下可以做双极晶体管，但是集电极要受到限制（必须接至VDD或VSS），以N阱工艺为例说明其VPNP,VNPN如何形成。如图（1.1-6），VPNP即衬底PNP的发射极是与源漏扩散同时形成的，基极是与阱同时形成的，P-衬底是集电极，P-衬底接最负电位，所以基极与集电极形成反向PN结。其晶体管的作用发生在纵向，所以也叫纵向PNP。因基区是阱，所以基区电阻较大。 在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。如图（1.1-7）。而CMOS工艺下的LPNP存在两个寄生PNP管，通常短接两端应用于 ESD保护。如图（1.1-8）。 图（1.1-6） 图（1.1-7） 图（1.1-8）左边为版图，右边为其剖面图 3.二极管（psub-nwell、sp-nwell） CMOS N阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwell，其中SP即P＋重掺杂，在源漏扩散时形成。SP/