加法器数乘法器实现17位有符号数相乘.docxVIP

加法器数乘法器实现17位有符号数相乘.docx

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
加法器数乘法器实现17位有符号数相乘

采用加法器数乘法器实现17位有符号数相乘。参考《基于Verilog HDL 的数字系统应用设计》,王钿,桌兴旺编著? 1module signed_mult17b_addtree ( 2mul_a, 3mul_b, 4mul_out, 5clk, 6rst_n, 7 ); 8 9?parameter MUL_WIDTH = 17; 10?parameter MUL_RESULT = 33; 11 12?input [MUL_WIDTH-1:0] mul_a; 13?input [MUL_WIDTH-1:0] mul_b; 14?inputclk; 15?inputrst_n; 16 17?output [MUL_RESULT-1:0] mul_out; 18 19?reg [MUL_RESULT-1:0] mul_out; 20?reg [MUL_RESULT-1:0] mul_out_reg; 21?regmsb; 22?reg msb_reg_0; 23?reg msb_reg_1; 24?reg msb_reg_2; 25?reg msb_reg_3; 26?reg [MUL_WIDTH-1:0] mul_a_reg; 27?reg [MUL_WIDTH-1:0] mul_b_reg; 28 29?reg [MUL_RESULT-2:0] stored0; 30?reg [MUL_RESULT-2:0] stored1; 31?reg [MUL_RESULT-2:0] stored2; 32?reg [MUL_RESULT-2:0] stored3; 33?reg [MUL_RESULT-2:0] stored4; 34?reg [MUL_RESULT-2:0] stored5; 35?reg [MUL_RESULT-2:0] stored6; 36?reg [MUL_RESULT-2:0] stored7; 37reg [MUL_RESULT-2:0] stored8; 38reg [MUL_RESULT-2:0] stored9; 39reg [MUL_RESULT-2:0] stored10; 40reg [MUL_RESULT-2:0] stored11; 41reg [MUL_RESULT-2:0] stored12; 42reg [MUL_RESULT-2:0] stored13; 43reg [MUL_RESULT-2:0] stored14; 44reg [MUL_RESULT-2:0] stored15; 45 46reg [MUL_RESULT-2:0] add0_0; 47reg [MUL_RESULT-2:0] add0_1; 48reg [MUL_RESULT-2:0] add0_2; 49reg [MUL_RESULT-2:0] add0_3; 50reg [MUL_RESULT-2:0] add0_4; 51reg [MUL_RESULT-2:0] add0_5; 52reg [MUL_RESULT-2:0] add0_6; 53reg [MUL_RESULT-2:0] add0_7; 54 55reg [MUL_RESULT-2:0] add1_0; 56reg [MUL_RESULT-2:0] add1_1; 57reg [MUL_RESULT-2:0] add1_2; 58reg [MUL_RESULT-2:0] add1_3; 59 60reg [MUL_RESULT-2:0] add2_0; 61reg [MUL_RESULT-2:0] add2_1; 62 63reg [MUL_RESULT-1:0] add3_0; 64 65always @ ( posedgeclkornegedgerst_n ) 66begin 67if ( !rst_n ) 68begin 69mul_a_reg = 17b0; 70mul_b_reg = 17b0; 71 72 stored0 = 32b0; 73 stored1 = 32b0; 74 stored2 = 32b0; 75 stored3 = 32b0; 76 stored

文档评论(0)

xjj2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档