SDRAM 介绍.ppt

01/08/99 SDRAM 介紹 SDRAM 的含義 SDRAM: Synchronous Dynamic Random Access Memory. 同步動態隨機存储器 同步: 指其時鐘頻率與 CPU 前端總線的系統時鐘頻率相同, 並且內部 命令 的發送 數據的傳輸 都以它為基準 動態: 指存储陣列需要不斷的刷新來保證數據不丟失 隨機: 指數據不是線性依次存儲, 而是自由指定地止進行數據的讀寫 SDRAM SCH SDRAM的引脚与封装 SDRAM有着自己的业界设计规范，在一个容量标准下，SDRAM的引脚/信号标准不能只考虑一种位宽的设计，而是要顾及多种位宽，然后尽量给出一个通用的标准，小位宽的芯片也许会空出一些引脚，但高位宽的芯片可能就全部用上了。 容量不同时，设计标准也会有所不同，一般的容量越小的芯片所需要的引脚越少。 SDRAM在不同容量下的各种位宽封装标准如下： SDRAM的引脚与封装 下图是一个简单的SDRAM封装( 54pin TOSP-II )示意图。 逻辑Bank 存储单元 SDRAM 内部是阵列存储. 因 為如果是管道式存储(就如排 队买票), 就很难做到随机访问。 阵列就如同表格一样(右圖), 将数据“填”进去, 和表格的检索 原理一样, 先指定一个行(Row), 再指定一个列(Column), 就可以 准确地找到所需要的单元格，这就 是内存芯片寻址的基本原理 对于内存，这个单元格可称为存储单元 对于存储阵列, 則定義為逻辑Bank（Logical Bank 简称 L-Bank ） (较早以前一个 SDRAM 有两个Bank, 目前基本都是4个 ) SDRAM 存儲原理 逻辑Bank 中的存儲單元是基本的存儲單位 ( Bit ) 見上圖, 行選與列選信號將使存儲電容與外界間的傳輸電路導通, 從而可進行放電(讀取)與充電(寫入). 另刷新放大器的設計并不固定(通过技术的改良，刷新放大器被取消，其功能由S-AMP取代 ) SDRAM的内部结构图 128Mbit（32M×4）SDRAM内部结构图 * SDRAM的内部基本操作与工作时序 芯片初始化 行有效 列读写 数据输出（读） 数据输入（写） 突发长度 预充电 刷新 数据掩码 1: 芯片初始化(1) 在SDRAM芯片内部有一个逻辑控制单元，并且有一个模式寄存器（MR，Mode Register）为其提供控制参数。 每次开机时SDRAM都要先对这个控制逻辑核心进行初始化, 就是對模式寄存器的设置，简称MRS（MR Set），这一工作在CPU芯片控制下进行，寄存器的信息由地址线来提供。 SDRAM在开机时的初始化过程 1: 芯片初始化(2) SDRAM模式寄存器所控制的操作参数是地址线提供不同的0/1信号,在设置到MR之后，就开始了进入正常的工作状态. 2: 行有效 初始化完成后，要想对一个L-Bank 中的阵列进行寻址, 首先就要确定行 (Row), 使之处于活动状态(Active), 然后再确定列。虽然之前要进行片选 和L-Bank的定址, 但它们与行有效可 以同时进行. 从行有效时序图中可以看出，在CS#, L-Bank定址的同时, RAS（行地址选 通脉冲 Row Address Strobe）也处于 有效状态。此时An地址线则发送具体的 行地址。如图中是A0-A11，共有12个 地址线，由于是二进制表示法，所以共 有4096个行（212=4096), A0-A11的不 同数值就确定了具体的行地址。由于行 有效的同时也是相应L-Bank有效，所以 行有效也可称为L-Bank有效。 3: 列读写 行地址确定之后，就要对列地址进行寻址了。但是，地址线仍然是行地址所用的A0-A11（本例）。在SDRAM中，行地址与列地址线是共用的。不过，读/写的命令是怎么发出的呢？其实没有一个信号是发送读或写的明确命令的，而是通过芯片的可写状态的控制来达到读/写的目的。显然WE#信号就是一个关键。WE#无效时，当然就是读取命令。 SDRAM基本操作命令, 通过各种控制/地址信号的组合来完成（H代表高电平，L代表低电平，X表示高低电平均没有影响）。此表中，除了自刷新命令外，所有命令都是默认CKE有效。 3: 列读写(2) 列寻址信号与读写命令是同时发出的。虽然地址线与行寻址共用，但CAS（Column Address Strobe，列地址选通脉冲）信号则可