EDA方案设计书Vrilog数字钟.docVIP

EDA课程设计 课 题：多 功 能 数 字 钟 学 院：物理与电子工程学院 班 级：1011电子信息工程 姓 名：邹禾灿 学 号：2010128179 指导老师：王培元 设计时间：2013年5月15日 一，设计任务及要求 多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。 二，设计思想及流程图 实验中由于七段码管是扫描的方式 显示，所以虽然时钟需要的是1Hz时钟信号，但是扫描需要一个比较高频率的信号，因此为了得到准确的1Hz信号，必须对输入的系统时钟1024HZ进行分频。 在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0~59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD码）显示个位，对于小时因为他的范围是从0~23，所以可以用一个2位的二进制码显示十位，用一个4位的二进制码（BCD码）显示个位。 对于整点报时功能，本实验设计的是当进行正点的倒计时5秒时，让报警喇叭发出报警生，同时让LED来闪烁，进行整点报时的提示。 调整时间的按键用按键模块的S11，S12，分别用来调节小时加减，S11每按下一次，小时增加一个小时，S12每按下一次，小时减少一个小时；S21，S22调整分钟，S21每按下一次，分钟增加一分钟,S22每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00—00—00。 流程图如下： 有调时按键按下 到了整点 三，vrilog程序清单 module shuzizhong ( cp,ret,inhour,inmin,demin,dehour,duan,wei,alarm); //,, input cp; input ret; //复位端 input inmin,inhour,demin,dehour; //校时端口 output [6:0] duan; //段选 output [2:0] wei; //位选 output alarm; reg [3:0]alarm; reg [2:0] wei; reg [6:0] duan; reg [5:0] second ,minute,hour; reg [3:0] shu; wire[3:0] s_shi,g_shi,s_fen,g_fen,s_miao,g_miao; /********************************** 分频模块 *****************************************/ reg [10:0] cout; reg [10:0] count; reg cpout,cp_alarm; always @(posedge cp) begin //cp=2048HZ if(cout1024)cout=cout+1d1; else begin cout=1d0;cpout=(~cpout); end //cpout=2HZ if(count1024)count=count+1d1; else begin count=1b0;cp_alarm=(~cp_alarm);end //cp_alarm=2HZ end /****************************************控制模块****************************************/ always @(posedge cpout,posedge ret) begin if(ret)begin second=6b000000; minute=6b000000; hour=6b000000; end else if(inmin) //分钟加 begin if(minute59)minute=minute+1b1; else begin minute=6b000000; if(hour23)hour=hour+1;