- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
设 计 报 告
课程名称 EDA技术
指导教师 王春玲
设计题目 彩灯灯控系统设计
班 级 2010级
专 业 电子信息科学与技术
院 系 物理与电子工程学院
姓 名 罗 小 涛
学 号 2010080088
合作者 孙洋洋·陈方胜
摘要:该设计是以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言(VHDL)为主要表达方式,以开发软件和EDA为设计工具,阐述了的工作原理和软硬件实现方法。并对所设计的器进行了时序仿真和硬件验Abstract: this design based on field programmable logic devices (FPGA) to design the carrier, with hardware description language (VHDL) as the main, in principle diagram input design, supplemented by express way to Quartus development software and EDA test chamber for design tools, this paper expounds the working principle of lights controller hardware and software and the realization method of it buttons to control lights work mode and the design of controller on the timing simulation and programming download for hardware validation, smooth realization design goal
Keywords: lights crossover circuit VHDL language FPGA chip finite state machine
1设计任务及要求
1.1要有多重花型变化
1.2多种花型可以自动变换,循环往复
1.3彩灯变化的快慢节拍可以选择
2 系统设计方案
2.1 EDA技术简介
EDA是电子设计自动化(Electronic Design Automation)缩写,是90年代初从CAD、CAM、CAT和CAE的概念发展而来的。EDA技术是电子设计的发展趋势,利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。EDA工具从数字系统设计的单一领域,发展到今天,应用范围已涉及模拟、微波等多个领域,可以实现各个领域电子系统设计的测试、设计方针和布局布线等。
现在对EDA的概念或范畴用得很宽包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。EDA主要辅助进行三个方面的设计工作:IC设计、电子电路设计和PCB设计。
2.2系统的整体组装设系统的整体组装设图3时序模块元件例化图
3.1.2时序模块程序如下:
LIBRARY IEEE;--时序控制模块(SX)
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SX IS
PORT(SPEED,CLK,CLR:IN STD_LOGIC;--输入信号SPEED,CLK,CLR
CLK1:OUT STD_LOGIC);--输出时钟CLK1
END SX;
ARCHITECTURE ART OF SX IS
SIGNAL CK:STD_LOGIC;
BEGIN
PROCESS(CLK,CLR,SPEED) IS—敏感信号CLK,CLR,SPEED
VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0);--变量TEMP位宽为3位
BEGIN
IF CLR=1 THEN CK=0;--复位端为高电平时清0
TEMP:=000;
ELSIF (CLKEVENT AND CLK=1) THEN
IF SPEED=1 THEN --图案变换速度控制
IF TEMP= 011 THEN --时钟分
文档评论(0)