网站大量收购独家精品文档,联系QQ:2885784924

EDA课程方案设计书——交通信号灯控制器方案设计书2.doc

EDA课程方案设计书——交通信号灯控制器方案设计书2.doc

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
海南大学信息科学技术学院 《EDA技术课程设计报告》 专业班级:2008级通信工程 姓 名: 刘 洋 学 号062 指导老师:刘文进 老师 目 录 课程设计的要求及目的……………………………………………2 前言………………………………………………………………… 2 一 设计内容与目的……………………………………………… 2 设计内容…………………………………………………设计目的………………………………………………………………………………………………………… 3 2.1 设计思路…………………………………………………3 2.2 设计总体框图……………………………………………电路原理图功能电路的设计……………………………………………………………………………………………………13 五 设计心得会……………………………………………………14 六 参考文献………………………………………………………15 交通信号灯控制器设计 课程设计的要求及目的: 1.了解电子设计的具体流程和方法。 2. 掌握电子设计的基本要求,能够运用所学的知识解决生活中的一些问题。 3. 初步掌握VHDL语言编程,并设计出一个有意义的小型系统。 4. 掌握MAX+plus Ⅱ软件的应用,并且了解相关硬件的组成和功能。 5. 用EDA(Electronic Design Automation)或者原理图完成一个课题的设计,并达到相应的功能要求。 前言 伴随着社会的发展以及人类生活水平的提高,汽车的数量在技术的发展和应用领域的扩大与深入,机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域的重要性日益突出。设计交通灯来完成这个需求就显的加迫切设计内容与目的: 1.1 设计内容: (2)用红、绿、黄发光二极管作信号灯,用传感器或逻辑开关作检测车辆是否到来的信号。 (3)主干道处于常允许通行的状态,支干道有车来时才允许通行。主干道亮绿灯时,支干道亮红灯;支干道亮绿灯时,主干道亮红灯。 主、支干道均有车时,两者交替允许通行,主干道每次放行45秒,支干道每次放行25秒,设立45秒、25秒计时、显示电路。 (4)在每次由绿灯亮到红灯亮的转换过程中,要亮5秒黄灯作为过渡,使行驶中的车辆有时间停到禁行线外,设立5秒计时、显示电路。 1.2 设计目的:MAX+plus Ⅱ软件环境中仿真,熟悉软件的基本操作和运行环境。 (3)锻炼自己获取信息的能力,以及能够独立自主的思考和解决问题的能力。 二 方案设计: 45秒、25秒、5秒定时信号可用顺计时,也可用倒计时,计时起始信号由主控电路给出,定时结束信号也输入到主控电路,由主控电路启、闭三色信号灯或启动另一计时电路。 主控电路是核心,这是一个时序电路,其输入信号为:车辆检测信号(A,B); 45秒、25秒、5秒定时信号(C,D,E)。其状态转化图如下所示: 2.2 设计总体框图: 2.3状态表 主干道 支干道 指示灯 亮灯时间 指示灯 亮灯时间 红灯亮 30s 绿灯亮 25s 红灯亮 黄灯亮 5s 绿灯亮 45 红灯亮 50s 黄灯亮 5s 红灯亮 2.4 电路原理图:2.5 输出显示电路 :扫描电路。 功能电路的设计 3.2 灯控制器电路设计 由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄、左拐允许四盏信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外,左拐灯亮允许车辆向左拐弯。信号灯变换次序为:主支干道交替允许通行,主干道每次放行40S,亮5S红灯让行驶中的车辆有时间停到禁行线外,左拐放行15秒,亮5S红灯;支干道放行30S,亮5S黄灯,左拐放行15秒,亮5S红灯,其中主支干道的红黄绿灯表示如MR、MY、MG、BR、BY、BG。 程序如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JTDKZ IS PORT(CLK,SM,SB:IN STD_LOGIC; MR,MY,MG,BR,BY,BG:OUT STD_LOGIC); END ENTITY JTDKZ; ARCHITECTURE ART OF JTDKZ IS TYPE STATE_TYPE IS(A,B,C,D); SIGNAL STATE:STATE_TYPE; BEGIN CNT:PROCESS(CLK)IS VARIABLE S:INTEGER RANGE 0 TO 45; VARIABLE CLR,EN:BIT; BEGIN IF(CLKEVENT AND CLK=1) THEN IF CLR=0THEN S:=0; ELSIF EN=0THEN

您可能关注的文档

文档评论(0)

ipad0b + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档