多功能数字电子钟的方案设计书(郑思贺).docVIP

数字电子钟的设计 一 、 概述 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由以下几部分组成。如图1所示多功能数字钟的组成框图。 图1 数字钟的组成框图 二 、秒脉冲发生器 1. 晶体振荡器 a：晶体振器构成 晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图2所示晶体振荡电路框图。 图2 晶体振荡电路框图 b：晶体振荡器电路32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器，为此电路输送一秒脉冲。 3. 秒脉冲发生器原理 CD4060的10、11脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶体振荡器。电路产生的32768Hz的信号经过内部十四级分频后由3脚（Q14其分频系数为16384）输出脉冲频率为2Hz，再通过一个二分频器分频就得到了1Hz的时钟信号，也就是1S；CD4027为双JK触发器，其内部含有两个独立的JK触发器，其中16脚6脚（2J）5脚（2K）接电源，4脚（R2）7脚（S2）接地，3脚（CP2）输入2Hz脉冲信号，分频后的1Hz脉冲由1脚（Q2）输出。如图3所示。 图3 秒脉冲发生 三 、计数器 有了时间标准“秒”信号后，就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器。将这些计数器适当连接，就可以构成秒、分、时的计数，实现计时功能。 1．74LS161构成秒、分的六十进制计数器 数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用两个“四位二进制异步清除”计数器来实现。利用74LS161芯片的预置数功能，（如图4）也可以构成不同进制的计数器。因为一片74LS161内含有一个四位二进制异步清除计数器，因此需用两片74LS161就可以构成六十进制计数器了。集成电路74LS161芯片的电路其中（如图5）CP为时钟脉冲输入端，D0、D1、D2、D3为预置数输入端， 为置数控制端， 为异步复位端，二者均为低电平有效；Q0、Q1、Q2、Q3为计数器的输出端。 图4 74LS161的功能表 图5 74LS161管脚排列图 a：计数功能： 当==CTP=CTT=1，CP=CP↑时，实现计数功能。 b：同步并行置数功能： 当=1时，预置控制端=0，并且 CP=CP↑时，Q3Q2Q1Q0= D3D2D1D0，实现同步预置数功能。 c：保持功能： 当==1且CTP·CTT=0时，输出Q3Q2Q1Q0保持不变。 d：异步清零功能： 当复位端=0时，输出Q3Q2Q1Q0全为零，实现异步清零功能。（又称复位功能） 秒个位计数器 47LS161被接成十进制计数器，其置数输入端A、B、C、D（3脚4脚5脚6脚）接低电平，LD、EP、ET（9脚10脚7脚）接高电平，秒脉冲由CP（2脚）端输入。计数器的输出端QA、QB、QC、QD（14脚13脚12脚11脚）接译码电路CD4511的输入端D、C、B、A。当秒脉冲输入时，电路状态按二进制自然序列依次递增1，QA、QB、QC、QD输出为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为1010也就是10时，QA、QC输出都为1，经过一个与非门后一路经反相后送入或非门的一个输入端，输出送往计数器的清零端RD使秒计数器清零，另一路经反相后作为进位脉冲送入秒十位计数器的脉冲输入端。 秒十位计数器 74LS161被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增1，QA、QB、QC、QD端输出为0000、0001、0010、0011、0100、0101，当输出为0110也就是6时，QB、QC输出为1，QA、QD输出为0，QB、QC经过一个与非门后一路先送往秒十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端，将整个秒计数器清零，另一路经反相后作为进位脉冲送入分个位计数器的脉冲输入端。 分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。秒、分的六十进制计数器的构成如图6所示。 图6 74LS161构成秒、分的六十进制计数器框图 2．74LS161构成二十四进制计数器 二十四进制计数器，也是用两个74LS161集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在0000