基于CPLD的秒表方案设计书.docVIP

课程设计说明书（本科） 题 目: 基于CPLD/FPDA数字秒表设计 姓 名: 赵 超 尚晓亮 王 浩 专 业: 电子信息工程 班 级: 08级2班 2011年 6 月 21 日 目录 摘要……………………………………………………………………………… 3 设计任务和目的………………………………………………………… 3 设计任务…………………………………………………………… 3 设计目的…………………………………………………………… 3 设计中所用工具…………………………………………………… 3 EDA、CPLD及VHDL语言概述…………………………………………… 4 EDA概述及开发工具……………………………………………… 4 EDA技术概述…………………………………………… 4 EDA技术工具…………………………………………… 4 PCB设计软件 ………………………………………… 5 CPLD概述及开发工具…………………………………………… 5 CPLD技术概述 ………………………………………… 5 CPLD开发工具 ………………………………………… 5 VHDL语言概述及特点……………………………………………… 6 语言概述………………………………………………… 6 VHDL语言特点…………………………………………… 7 总体设计的方案………………………………………………………… 7 总体设计思想……………………………………………………… 7 总体硬件设计方案………………………………………………… 8 总体软件设计方案………………………………………………… 9 软件设计及仿真………………………………………………………… 10 10分频模块程序设计及仿真……………………………………… 10 1000分频模块程序设计及仿真……………………………………… 11 七段数码译码程序及仿真…………………………………………… 12 100分之1秒模块程序设计及仿真…………………………………… 14 输出扫描模块程序设计及仿真………………………………………… 16 分钟模块程序设计及仿真……………………………………………… 18 分钟模块程序设计及仿真……………………………………………… 19 基于AT89C51单片机的表设计…………………………………………… 21 秒表硬件总电路 …………………………………………………… 21 系统仿真及调试 ……………………………………………………… 22 总结………………………………………………………………………… 24 总结 ………………………………………………………………… 24 收获 ………………………………………………………………… 24 参考文献…………………………………………………………………………… 25 附录一： 单片机秒表汇编源程序………………………………………………… 25 基于CPLD/FPDA数字秒表设计 摘要： 本次EDA课程设计硬件器件基于CPLD，软件程序基于VHDL语言，仿真采用Quartus Ⅱ 5.0，制作一个秒表。电路原理图的制作使用了Protel 99 se，软件设计思想从底层到顶层依次调试仿真。并写出了每一部分的源程序和时序仿真图。另外本设计中还基于Protues用AT89C51制作了一个秒表，将CPLD和单片机进行比较。 关键词： EDA CPLD VHDL Quartus Ⅱ 5.0 Protues AT89C51 秒表 设计任务的目的 设计任务 设计并实现数字秒表。下载芯片：Altera的MAX3000系列EPM3256ATC144-10。电子秒表具有以下基本功能： 1．具有秒表计时显示功能，最大计数99.9，分辨率0.1秒（基本功能）； 2．具有计时启动与停止功能（基本功能）； 3. 可以实现上次计时数据的调出显示功能（扩展功能）； 设计目的 1．掌握可编程逻辑器件的基本原理及利用EDA开发工具QuartusII5.0(Max+plusII)进行可编程逻辑器件设计的方法； 2．熟练掌握可编程逻辑器件的原理图层次化设计方法； 3．掌握利用QuartusII5.0(Max+plusII10.2)进行软件仿真及对可编程逻辑器件进行硬件下载的方法。 4．熟悉实际工程项目开发的流程与设计思想；