- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
安徽农业大学经济技术学院数字电子技术课程设计报告书课题名称计数器电路的分析姓 名方章平学 号 、系、部 信息与计算机系专 业 电子信息工程指导教师王鹏 2016年 12 月 20 日1 Multisim软件环境介绍:Multisim是美国国家仪器(NI)有限公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。工程师们可以使用Multisim交互式地搭建电路原理图,并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容,这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计,这也使其更适合电子学教育。通过Multisim和虚拟仪器技术,PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。NI Multisim软件结合了直观的捕捉和功能强大的仿真,能够快速、轻松、高效地对电路进行设计和验证。凭借NI Multisim,您可以立即创建具有完整组件库的电路图,并利用工业标准SPICE模拟器模仿电路行为。借助专业的高级SPICE分析和虚拟仪器,您能在设计流程中提早对电路设计进行的迅速验证,从而缩短建模循环。与NI LabVIEW和SignalExpress软件的集成,完善了具有强大技术的设计流程,从而能够比较具有模拟数据的实现建模测量。Multisim的主窗口界面。启动Multisim10后,将出现如图所示的界面。菜单栏菜单栏位于界面的上方,通过菜单可以对Multisim的所有功能进行操作。不难看出菜单中有一些与大多数Windows平台上的应用软件一致的功能选项,如File,Edit,View,Options,Help。此外,还有一些EDA软件专用的选项,如Place,Simulation,Transfer以及Tool等。工具栏 Multisim 2010提供了多种工具栏,并以层次化的模式加以管理,用户可以通过View菜单中的选项方便地将顶层的工具栏打开或关闭,再通过顶层工具栏中的按钮来管理和控制下层的工具栏。通过工具栏,用户可以方便直接地使用软件的各项功能。顶层的工具栏有:Standard工具栏、Design工具栏、Zoom工具栏,Simulation工具栏。2课程设计的目的与作用一.课程设计的目的1) 掌握数字电子技术在实际生活中的应用;2) 更加深刻了解数字电子知识体系;3) 通过本次设计熟悉软件平台、图形和文本输入、编辑、及仿真4) 掌握计数器电路的分析,设计方法及应用; 5)学会正确使用JK触发器;二.课程设计的作用 1) 学会了分析仿真结果的正确性,与理论计算值进行比较; 2)通过课程设计,加强了动手,动脑的能力;3课程设计的任务 1)三位二进制减法计数器(无效态:000,101) 2) 串行序列检测器(检测序列:1100) 3)基于74191芯片仿真设计163进制减法计数器4三位二进制减法计数器的设计(无效态:000,101)4.1 三位二进制减法计数器的设计原理计数器是利用统计脉冲个数的电路,是组成数字电路和计算机电路的基本时序部件,计数器按长短可分为:二进制,十进制和N进制计数器。计数器不仅有加法计数器,也有减法计数器。如果一个计数器既能完成累加计数的功能,又能完成递减的功能,则称其为可逆计数器。同步计数器:当输入计数脉冲到来时,要更新状态的触发器都是同时翻转的计数器,叫做同步计数器。4.2三位二进制减法计数器的设计过程1) 总体设计过程图4.2(a)设计流程图2)减法器的状态图如下4.2(b)(无效态:000,101列顺序: /Y 图4.2(b)3) 选择触发器、求时钟方程、输出方程、状态方程及驱动方程 a 选择触发器:由于JK触发器功能齐全、使用灵活,故选用3个下降沿JK触发器,本实验中选用74LS112D芯片。 b 求时钟方程:本实验中采用同步计数故 CP0=CP1=CP2=CPc 求输出方程: 本实验给的无效态为000、101 对应最小项为和 由图4.2(b)所示状态图所规定的输出与现态之间的逻辑关系,可以直接画出输出信号Y的方程 d 求状态方程:根据输出信号的卡诺图可得到上述三触发器的卡诺图由图4.2(b)状态图可直接写出的卡诺图如图4.2(c)000111100XXX1110100011011XXX110100图4.2(c)次态Q2
文档评论(0)