交换课设555定时器产生各种信号音.docVIP

******************* 实践教学 ******************* 兰州理工大学 计算机与通信学院 2009年春季学期 计算机通信课程设计 题 目： 555定时器产生各种信号音 专业班级： 姓 名： 学 号： 指导教师： 成 绩： 摘要： 在程控交换网中需要各种信号音以区别各种业务。信号音分为单音频和多音频，单音频信号音按照不同的断续比，可以区分出不同的业务信号。信号音的产生有多种方法：采用对单片机的定时器编程实现，采用对CPLD器件编程实现，还可采用555定时器产生。555 定时器是一种模拟和数字功能相结合的中规模集成器件双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。由于成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面振荡器单片机是一种集成在电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的计算机系统。CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3555 定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双极型 和CMOS 型两类，其应用非常广泛。 1． 555 定时器的组成和功能 图6—1 是555 定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个 RS 触发器，一个放电三极管和三个5KΩ 电阻的分压器而构成。 图6—1 555 定时器组成框图 图1555电路的内部电路方框图 1 脚：外接电源负端VSS 或接地，一般情况下接地。 8 脚：外接电源VCC，双极型时基电路VCC 的范围是4.5 ~ 16V，CMOS 型时基电路VCC 的范围为3 ~ 18V。一般用5V。 3 脚：输出端Vo 2 脚：TL 低触发端 6 脚：TH 高触发端 4 脚：RD是直接清零端。当RD端接低电平，则时基电路不工作，此时不论TL、TH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5 脚：VC 为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当 该端不用时，应将该端串入一只0.01μF 电容接地，以防引入干扰。 7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 在1 脚接地，5 脚未外接电压，两个比较器A1、A2基准电压分别为2/3Vcc，1/3Vcc 的情况下，555 时基电路的功能表如表6—1 示。 2．555定时