Verilog数字频率计(00002).docVIP

摘 要 本文介绍了基于FPGA的数字频率计的设计方法，设计采用硬件描述语言Verilog ，在软件开发平台ISE上完成，可以在较高速时钟频率（48MHz）下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对Verilog程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan3A上取得良好测试效果。 关键词：FPGA，Verilog，ISE，测频方法 Abstract This paper introduces the design method of digital frequency meter based on FPGA, which use hardware description language-Verilog in software development platform ISE and can word in relatively high-speed clock of 48MHz. The frequency meter uses the method of frequency measurement, which could accurately measure the frequency of signals between 10Hz to 100MHz. This system uses the simulation tool-ModelSim to run and debug the Verilog program, and design the circuit placement. A good result can be achieved when the program was burnt on the chip Spartan3A. Keywords: FPGA, Verilog, ISE, Frequency Measurement 目 录 第一章 测量原理与方法 4 1.1 测频方法 4 1.2 测周方法 5 1.3 等精度测量法 5 1.4 放大整形电路 6 1.5 时基信号产生 7 第二章 任务要求 8 第三章 各模块功能及介绍 8 3.1 分频器 8 4.2 闸门选择器 10 4.3 频率计数器 12 4.4 锁存器 14 4.5 扫描显示控制译码系统 15 第四章 顶层电路及总体仿真 16 4.1 顶层电路 16 4.2 总体仿真结果 16 4.3 测试结果 19 测量原理与方法 所谓“频率”，就是周期性信号在单位时间(秒)内变化的次数。若在一定的时间间隔T内计数，计得某周期性信号的重复变化次数为N，则该信号的频率可表达为： f = N / T 所以测量频率就要分别知道N和T的值，由此，测量频率的方法一般有三种：测频方法、测周方法和等精度测量。 测频方法 这种方法即已知时基信号（频率或周期确定）做门控信号，T为已知量，然后在门控信号有效的时间段内进行输入脉冲的计数，原理图如下图所示： 图 1-1 测频方法原理图 首先，被测信号①(以正弦波为例)经过放大整形后转变成方波脉冲②，其重复频率等于被测信号频率。把方波脉冲②加到闸门的输入端。由一个高稳定的石英振荡器和一系列数字分频器组成了时基信号发生器，它输出时间基准(或频率基准)信号③去控制门控电路形成门控信号④，门控信号的作用时间T是非常准确的(由石英振荡器决定)。门控信号控制闸门的开与闭，只有在闸门开通的时间内，方波脉冲②才能通过闸门成为被计数的脉冲⑤由计数器计数。闸门开通的时间称为闸门时间，其长度等于门控信号作用时间T。比如，时间基准信号的重复周期为1S，加到闸门的门控信号作用时间T亦准确地等于1S，即闸门的开通时间——“闸门时间”为1S。在这一段时间内，若计数器计得N=100000个数，根据公式f = N / T，那么被测频率就是100000Hz。如果计数式频率计的显示器单位为“KHz”，则显示100.000KHz，即小数点定位在第三位。不难设想，若将闸门时间设为T=0.1S，则计数值为10000，这时，显示器的小数点只要根据闸门时间T的改变也随之自动往右移动一位(自动定位)，那么，显示的结果为100.00Khz。在计数式数字频率计中，通过选择不同的闸门时间，可以改变频率计的测量范围和测量精度。 测周方法 测周方法即：被测信号（频率或周期待测）做门控信号，T为未知量，做门控信号T，然后在门控信号有效的时间段内对时基信号脉冲计数，原理图如下图所示： 图 1-2 测周方法原理图 计数器测周的基本原理刚好与测频相反，即由被测信号控制主门开门，而用时标脉冲进行计数，所以实质上也是一种比较测量方法。 等精度测量法 等精度测量法的核心思