高级流水线与指令级并行-read.pdfVIP

　　　　第三章　 高级流水线与指令级并行 石教英 高级计算机体系结构课件V1.0 内容提要及与各节的关系(1) 流水线技术就是指令重叠执行技术，达 到加快运算速度的目的 由于存在三种流水线竞争：结构竞争、 数据竞争、控制竞争，导致流水线性能 降低，不能运作在理想的重叠状态，需 要插入停顿周期，从而使流水线性能降 低。 －－3.1 流水线技术基础 高级计算机体系结构课件V1.0 内容提要及与各节的关系(2) 指令之间可重叠执行性称为指令级并行 性（Instruction Parallelism-ILP)。 因此进一步研究和开发指令之间的并行 性，等于拓宽指令重叠执行的可能性， 从而能进一步提高流水线的性能。 －－3.2　指令级并行概念与技术 高级计算机体系结构课件V1.0 内容提要及与各节的关系(３) 本章研究: 针对流水线竞争的动态调度与预测技术 －－3.3流水线动态调度与预测 进一步开发指令级并行性的高级流水线 技术 －－3.4进一步开发指令级并行处理的高 级流水线技术 高级计算机体系结构课件V1.0 3.1流水线技术基础 3.1.1 什么是流水线（pipeline)(1) – 流水线是实现多条指令重叠执行的技术， 是加快CPU执行速度的关键技术。 术语： – 流水级 （pipe stage):流水线由多个流水 级组成，通常一条指令由n级流水级完成。 每个流水级完成指令的部分任务。 – 吞吐量 （throughput):单位时间内流出流 水线的指令数。 高级计算机体系结构课件V1.0 什么是流水线(2) – 机器周期 （machine cycle):不同流水线 完成指令功能不等，所需时间有长有短， 因此设计流水线的关键是合理划分指令功 能，使每一流水级完成指令功能的时间大 致相等。机器周期由最长流水级的时间决 定，通常等于时钟周期。 高级计算机体系结构课件V1.0 什么是流水线(3) – 理想流水线的加速因子 （Speedup) 非流水线机器指令的平均执行时间 = 流水线机器指令的平均执行时间 非流水线机器指令的平均执行时间 非流水线机器指令的平均执行时间/流水级 = 流水级数 高级计算机体系结构课件V1.0 3.1.2 DLX指令的非流水线实现(1) 本书的教学样机称为DLX,是一RISC体系 结构计算机。DLX指令的非流水线实现分五 步（即5个时钟周期）完成： 1、取指令周期（IF） IR ←Mem[PC] NPC ←PC + 4 2 、译码/读寄存器周期 （ID） A ←Reg[IR 6..10] B ←Reg[IR11..15] Imm ←( (IR16)16## IR16..31) 高级计算机体系结构课件V1.0 DLX指令的非流水线实现(2) 3、执行/有效地址计算 （EX） – Load/Store ALUoutput ←A+Imm – R-R ALU ALUoutput ←A f