精品第8章 输入输出接口.ppt

第8章 微型计算机和外设的数据传输 8.4 串行通信及串行接口 2、同步通信方式 （1）面向字符型的数据格式 （2）面向比特型的数据格式 根据同步数据链路控制规程(SDLC)，面向比特型的数据以帧为单位传输，每帧由6个部分组成。第1部分是开始标志“7EH”；第2部分是一个字节的地址场；第3部分是一个字节的控制场；第4部分是需要传送的数据，数据都是位(bit)的集合；第5部分是两个字节的循环控制码CRC；最后部分又是“7EH”，作为结束标志。面向比特型的数据格式如图8.25所示。 图8.25 面向比特型的数据格式 8.5 可编程串行通信接口8251A 一、8251A芯片内部结构及其功能 二、8251A芯片的控制字及其工作方式 三、8251A串行接口的应用举例 数据总线 缓冲器 读/写控制 逻辑电路 调制/解调 控制电路 发送 缓冲器 并—串 转换 发送控制电路 接收 缓冲器 串—并 转换 接收控制电路 RESET CLK C/D RD WR CS DSR DTR CTS RTS D7~D0 内 部 总 线 TxD TxRDYTxE TxC RxD RxC 图 8-26 8251A内部结构流程图 发送器 接收器 RxRDY SYNDET CS，C/D，RD，WR组合起来可以确定8251A的操作，如下表所示： 8251A未被选中 X x X 1 8251A总线浮空 1 1 X 0 写控制字 0 1 1 0 写数据 0 1 0 0 读状态 1 0 1 0 读数据 1 0 0 0 操作 WR RD C/D CS * 8.1 微型计算机的输入/输出接口 8.2 并行通信与并行接口 8.3 可编程并行通信接口芯片8255A 8.4 串行通信与串行接口 8.5 可编程并串通信接口芯片8251A 8.1.1 CPU和输入/ 输出设备之间的信号与连接 一、数据信息 数字量、模拟量、开关量 二、状态信息 三、控制信息 8.1.2 输入/ 输出的控制方式 脉冲量 1. 程序控制方式 2. 中断控制方式 3. DMA控制方式 4. 输入/输出处理机控制方式 8.1 微型计算机的输入/输出接口 返回本节 外设通过接口和系统的连接 外部输入 或 输出设备 数据输入寄存器 数据输出寄存器 控制寄存器 状态寄存器 数 据 总 线 控 制 总 线 地 址 总 线 数据线 控制线 状态线 接口 返回本节 端口译码器 输出锁存器 输入缓冲器 D7~D0 地址总线 M/IO WR RD 往输出设备 来自输入设备 1. 程序控制方式 无条件传送方式 条件传送方式 图8.1 无条件传送方式的工作原理 8.1.2 输入/ 输出的控制方式 住址的总线 D7~D0 输入设备 锁存器 数据缓冲器 三态缓冲器 地址 译码 +5V R D Q READY 数据 选通 RD M/IO WR 地址总线 D7~D0 图8.2 查询式输入接口电路 （2）条件传送方式 初始化 测试数据是否准备好 输入一个字节或字到CPU 对数据进行处理 传送到内存缓冲区 操作完成否 处理缓冲区中的数据 是 是 否 否 后续处理 查询式输入过程流程图 R D Q ACK 选通信号 数据总线 WR RD M/IO BUSY +5V 数据 输 出 设 备 数据锁存器 状态寄存器 端口译码 图8.3 查询式输出的接口电路 地址总线 条件传送方式 返回本节 输 入 设 备 输入锁存器 三态缓冲器 端口译码 中断请求 D Q 中断屏蔽触发器 Q 选通 +5V 数据 D7~D0 地址总线 RD INTA INT 图5.6 中断方式输入的接口电路 2.中断控制方式 3.DMA控制方式 4.I/O处理机控制方式 返回本节 新(IP) 新(CS) 旧(IP) 旧(CS) 旧(PSW) CPU和总线控制逻辑 数据总线 控制总线 地址总线 1、接口发中断请求信号 2、当前指令执行完后，CPU进行中断回答 3、中断类型号N送CPU 4、当前的PSW、CS和IP入栈 5、清除IF和TF 6、（4*N）作为IP，（4*N+2）作为CS … … … … STI IRET 7、执行中断子程序 8、开中断 9、IRET指令使IP、CS和PSW弹出堆栈 10、返回被中断的程序 IP CS PSW 接口 中断向量 堆栈 被中断的程序 8.2 并行通信和并行接口 输 入 设 备 输 出 设 备 控制寄存器 输入缓冲寄存器