同步时序电路优化中的时序重构技术.pdf

第9卷　第5期 计算机辅助设计与图形学学报 V o l. 9,N o. 5 1997年9月 J. CAD CG Sep. , 1997 同步时序电路优化中的时序重构技术 张　岩　叶以正 ( 哈尔滨工业大学微电子中心　哈尔滨　15000 1) 摘要　本文论述了自80 年代初以来, 同步时序电路优化方法中出现的时序重构技术的基本 理论、方法和应用, 并指出了此技术进一步实用化的几种方法。 关 键 词　综合技术, 同步时序电路优化, 时序重构。 1　引　言 近年来, 由于数字系统设计自动化的要求, 各种综合技术广泛地研究。与设计的物理 实现相对较远的行为级、 级和逻辑级的综合技术的发展非常迅速[ 1, 2 ] 。传统上对时序 R TL 逻辑综合技术的研究主要集中在同步时序机的综合优化上, 其中主要是对时序机状态分 [3 ] [4 ] 配的研究 。自80 年代初L eiser son 等人 提出了时序重构技术以来, 该方法已逐渐成为 综合优化同步时序电路的一种重要手段。该方法的优点是能够在优化过程中清楚地理解 电路性能如何随电路结构的改变而改善的。 时序重构是在保证原电路外部功能特性不变的条件下, 通过移动时序元件的位置和 改变时序元件的数 目, 从而优化同步时序电路的一种方法。在R TL 级的优化中, 通过对 数据流图的时序重构变换可以优化同步时序电路的时钟周期和时序元件的个数, 如解决 [ 5 ] 数据同步问题的同时优化bu ffer 的个数 。在逻辑级的同步时序电路的优化中, 作为一种 局部变换方法, 可以与其它一些局部优化变换相结合, 如与纯组合逻辑优化方法和时钟延 迟优化方法相结合[ 6, 7 ] 。同时时序重构在D SP 算法中也具有重要作用。 本文论述了具有不同优化 目标的时序重构的基本理论、算法和时序重构与其它一些 优化方法相结合的应用。最后指出了时序重构技术进一步实用化的几种方法。 2　时序重构 同步时序电路可以用一个有向图 = ( h , , , , ) 表示, 其中 h 为一特殊顶点, G G v V E W D v 表示外部环境, V 中的顶点表示组合逻辑功能块, E 中的边表示组合逻辑功能块之间的连 接, 边上的权重表示时序元件的个数, 构成集合 。 中每个顶点的权重为该顶点表示组 W V 合逻辑功能块的时延, 构成集合 。 中路径和回路的定义与图论中的相同, 路径的权重 D G 19960 118 收稿,收到修改稿。张　岩, 1969 年 1 月生, 博士研究生, 主要研究方向为时序检查和时序 优化。叶以正, 博士生导师, 主要研究方向为 ICCAD 和A S IC 技术。 5 期 张　岩等: 同步时序电路优化中的时序重构技术 409 为路径中所有边的权重的和, 路径的时延为路径中所有顶点的时延之和。图2 ( ) 给出了 a 关联器电路的有向图表示。 有向图 的一个时序重构变换定义为 中的顶点集到整数集的一个映射, 即 : G