课设数据结构探究.docxVIP

《计算机组成原理与汇编实验》实 验 报 告学生姓名：王明颖学 号组成员： 张伟宸 翟芸婷完成日期： 2016.7.8 成 绩：目录一、实验一……………………………………………………1二、实验二……………………………………………………13三、实验三……………………………………………………18四、实验四……………………………………………………31五、心得与体会………………………………………………39六、参考资料…………………………………………………39一．实验一——16位并行进位运算器功能部件的设计与实现（一）总体设计1.1.1问题分析了解并行进位运算器的工作原理和过程，利用多个芯片采用扩展的方式设计出16位并行进位运算器功能部件，并封装调试。1、分析并设计16位并行进位运算器的基本结构；2、选择芯片及若干元器件进行物理连接，完成16位并行进位运算器功能部件的设计，并实现部件的封装；3、对设计出的16位并行进位运算器功能部件进行测试，检查运算器功能部件是否能够正确完成数值运算的功能。运算器（ALU）功能部件是为了完成计算机主机系统设计实践的算术/逻辑运算功能而设计的功能部件，是计算机进行算术/逻辑运算的核心部件。在本范例中设计的运算器功能部件可以对 8 位数据进行算术/逻辑运算。此部件采用了两片 4 位片的 74181，通过串行进位而扩展成 8 位运算器。暂存器(74273)对从总线上面传来的数据进行寄存，可以起到暂存数据的作用。三态门(74244)由控制信号 ALU-BUS 控制，保证 ALU 运算所得到的结果在需要时送上总线，完成算术逻辑运算。1.1.2总体方案设计。 1、设计出部件的逻辑原理图，画出部件的逻辑电路布线图；2、拟定测试数据及测试方法；3、检测模拟仿真测试结果的正确性；4、对设计出的部件进行封装，并写出封装后芯片的功能表。（二）详细设计1.2.1每个模块的功能完成运算1.2.2入出信息输入信息 输出信息 1.2.3处理逻辑1.2.4屏幕显示布局设计图74181功能表74182功能表运算器封装布局设计图程序编码。-- Copyright (C) 1991-2008 Altera Corporation-- Your use of Altera Corporations design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details.-- PROGRAM Quartus II 64-Bit-- VERSION Version 8.0 Build 215 05/29/2008 SJ Full VersionLIBRARY ieee;USE ieee.std_logic_1164.all; LIBRARY work;ENTITY Block1 IS port(cn : IN STD_LOGIC;m : IN STD_LOGIC;a : IN STD_LOGIC_VECTOR(15 downto 0);b : IN STD_LOGIC_VECTOR(15 downto 0);s : IN STD_LOGIC_VECTOR(