主要内容FPGA设计原则11面积和速度平衡与互换的原则-Read.PDF

主要内容 FPGA设计原则 可编程逻辑常用设计思想与技巧 时序约束与时序分析 设计优化 编程风格 徐光辉 ghxu@seu.edu.cn 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 一、FPGA设计原则 1.1 面积和速度平衡与互换的原则 面积：即逻辑资源，对于FPGA而言由FF或LUT 面积和速度平衡与互换的原则 衡量，对于CPLD 由宏单元衡量，都可以用逻辑门 硬件原则 数量来衡量消耗逻辑资源数量。 系统原则 速度：指稳定工作所能达到的最高频率，与建立时 同步设计原则 间、保持时间和Clock-to-Output延时等密切相 关。 满足时序、工作频率的要求更重要，两者冲突时，速 度优先。 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 1 1.1 面积和速度平衡与互换的原则 1.1 面积和速度平衡与互换的原则 如果时序要求很高，普通方法达不到，那么通过将数 如果时序余量较大，所能跑的频率远远高于设计要 据流串并转换，并行复制多个操作模块，对整个设计 求，可以采用复用减少芯片面积，此为用速度的优 采取“乒乓操作”和“ 串并转换”的思想进行处理，在芯 势换面积的节约。 片输出模块处再进行“并串转换”，相当于用面积复制 换取速度的提高。 FHT运算复 用结构图 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 信息产业部FPGA嵌入式系统设计高级研修班讲义徐光辉 1.2 硬件原则 1.2 硬件原则 针对HDL代码编写而言，Verilog与C语言相似，本质 硬件原则的“并行”和“ 串行” ，写HDL代码时，充分 区别就是描述硬件，即用C语言形式的硬件抽象。 理解硬件系统的并行特点，合理安排数据流的时序， 其最终实现结果是硬件内部的实际电路，最终性能取 决于设计工程师所构想的硬件实现方案的效率以及合 提高整个设计的效率。 理性。 C语言中常见的for循环，在RTL级编码极少使用，因 正确的编码方法是，首先做到对所需