数字逻辑课件组合逻辑电路.pptVIP

第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 第四章 组合逻辑电路 例1 用增加冗余项的方法消除右图所示电路中可能产生的险象。 该电路当B=C=1时，A的变化可能使输出产生“0”型险象。  如何保证当B=C=1时，输出保持为1呢？ 若在函数表达式中增加冗余项BC，则可达到这一目的。 加入冗余项BC后的函数表达式为 解 如图所示电路的输出函数表达式为 增加冗余项后的逻辑电路如下图所示。 冗余项的选择也可以通过在函数卡诺图上增加多余的卡诺圈来实现。 具体方法: 若卡诺图上某两个卡诺圈“相切”，则用一个多余的卡诺圈将它们之间的相邻最小项圈起来，与多余卡诺圈对应的“与”项即为要加入函数表达式中的冗余项。 该电路不再产生险象。 二 . 多输出函数的组合逻辑电路设计 实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。 设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。 多数出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的共享，从而达到电路整体结构最简。 解 全加器：能对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。 全加器可用于实现两个n位数相加。如 可见，全加器有3个输入变量，2个输出函数。 An-1 An-2 ┅ Ai ┅ A1 A0 + Bn-1 Bn-2 ┅ Bi ┅ B1 B0 Ci Ci-1 (来自低位的进位输入) Si (本位和) （向高位的进位） 例 1 设计一个全加器（逻辑门自选）。 设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。