取指周期.pptVIP

* * * * 带有译码输入的控制器 硬布线设计存在的问题 复杂的序列和微操作逻辑 难以设计和测试 僵化的设计 很难添加新指令 选读 Stallings 第15章 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * William Stallings计算机组成原理与体系结构第八版 第15章 控制器操作 微操作 计算机执行程序 取指/执行周期 每个指令周期都有一系列子步骤 参考流水线 称之为微操作 每一个步骤微小简单 CPU的原子操作 程序执行的组成元素 取指周期- 4 个寄存器 内存地址寄存器(Memory Address Register ,MAR) 连接到地址总线 指定读、写操作的内存地址 内存缓冲寄存器(Memory Buffer Register ,MBR) 连接到数据总线 存放被写入内存或从内存最后读出的数据 程序计数器(Program Counter ,PC) 存放下一条指令的地址 指令寄存器(Instruction Register ,IR) 保存最近取出的指令 取指周期 下一条将被执行的指令的地址存放在程序计数器PC中 地址(在MAR中)放到地址总线 控制器发出一个读(READ)命令 结果(从内存中读出)出现在数据总线上 数据总线上的值被复制到内存缓冲寄存器MBR PC自加一(与内存读取数据并行处理) 数据(指令)从MBR传送到指令寄存器IR MBR被释放了，以便进一步的数据获取 取指周期(符号描述) t1: MAR - (PC) t2: MBR - (memory) PC - (PC) +1 t3: IR - (MBR) (tx表示单位时间/时钟脉冲) 或者 t1: MAR - (PC) t2: MBR - (memory) t3: PC - (PC) +1 IR - (MBR) 微操作分组原则 必须遵循正确合理的顺序 MAR - (PC) 必须先于MBR - (memory) 必须避免冲突 一个寄存器不能同时进行读写操作 MBR - (memory) 和 IR - (MBR) 不应出现在同一个周期中 另外: PC - (PC) +1 涉及到加法 运用ALU 可能需要增加微操作 间接周期 MAR - (IR(地址)) MBR - (memory) IR(地址)- (MBR(地址)) MBR存放地址 IR现处在类似直接寻址被使用过的同一状态 (这说明IR大小的什么问题？) 中断周期 t1: MBR -(PC) t2: MAR - save-address PC - routine-address t3: memory - (MBR) 给出的是一个简单的事件序列 可能需要额外的微操作以获取地址 注意.保存当前状态是通过中断处理程序，而不是微操作 执行周期(ADD) 每条指令是不一样的 e.g. ADD R1,X – 将存储器位置X的内容加到寄存器R1,结果保存至R1 t1: MAR - (IR(地址)) t2: MBR - (memory) t3: R1 - R1 + (MBR) 注意没有微操作的重叠 执行周期(ISZ) ISZ X -递增，若为0则跳步 t1: MAR - (IR(地址)) t2: MBR - (memory) t3: MBR - (MBR) + 1 t4: memory - (MBR) 若 (MBR) == 0 , 则 PC - (PC) + 1 注意: 如果是一个单一的微操作 所有微操作在T4完成 执行周期(BSA) BSA X – 转移并保存地址 BSA指令之后的指令地址被保存于 X中 由 X+1位置继续执行 t1: MAR - (IR(地址)) MBR - (PC) t2: PC - (IR(地址)) memory - (MBR) t3: PC - (PC) + 1 指令周期 每个阶段都可分解为一系列的微操作 E.g. 取指,间接和中断周期 执行周期 每一个操作码有一个序列 需要将微操作序列连接起来 假设一个新的2位寄存器 指令周期代码(Instruction cycle code ,ICC) 定义了CPU处于周期某一部分的状态 00: 取指 01: 间接 10: 执行 11: 中断 指令周期流程图 功能需求 定义CPU的基本元素 描述CPU完成的操作 确定为了使微操作完成，控制器必须具备的功能 CPU的基本功能元素 ALU 寄存器组 内部数据通路 外部数据通路 控制器 微操作分类 在寄存器之间传送数据 将数据由寄存器传送到外部接口 将数据由外部接口传送到寄存器 完成算术逻辑运算 控制器基本任务 排序(sequencing) 使CPU一步步通过一系列微操作 执行(e