vhdl数字电路设计教程第10讲 函数和过程.pptVIP

第11章 函数和过程;子程序的存放位置： Package、 Architecture、 Process 子程序与硬件规模： 与普通软件中子程序调用的区别： 普通软件子程序调用增加处理时间； VHDL中每调用一次子程序，其综合后都将 对应一个相应的电路模块。子程序调用次数与综 合后的电路规模成正比。 设计中应严格控制子程序调用次数。;; 每次调用子程序时，都要首先对其进行初始化，即一次执行结束后再调用需再次初始化。 因此，子程序内部的值是不能保持的。 ;11.1 函数(function);; 在VHDL语言中，FUNCTION语句只能计算数值，不能改变其参数的值，所以其参数的模式只能是IN，通常可以省略不写。FUNCTION的输入值由调用者拷贝到输入参数中，如果没有特别指定，在FUNCTION语句中按常数或信号处理。因此输入参数不能为变量类型。 另外，由于FUNCTION的输入值由调用者拷贝到输入参数中，因此输入参数不能指定取值范围。;函数的输出： 使用RETURN语句，语法结构如下：;创建一个函数的例子：;函数的调用：;例 11.1： positive_edge（）函数 时钟上升沿检测函数，可用于D触发器的设计： ---------------函数的创建------------------- function positive_edge (signal s: std_logic) return boolean is begin return (s’event and s=‘1’); end positive_edge; ----------------函数的调用--------------- ........ if positive_edge (clk) then .... ;例 11.2： conv_integer（）函数, 将std_logic_vector类型的数据转换为integer类型，可处理任意宽度和方向的输入矢量： ---------------函数的创建------------------- function conv_integer (signal vector: std_logic_vector) return integer is variable result: integer range 0 to 2**vector’length-1; begin if (vector(vector’high)=‘1’) then result:=1; else result:=0; end if; for i in (vector’high-1) downto (vector’low) loop result:=result*2; if (vector(i)=‘1’) then result:=result+1; end if; end loop; return result; end conv_integer; ----------------函数的调用--------------- ........ y=conv_integer (a); .... ;11.2 函数的存放;例 11.3： 在主代码中定义函数, 可以出现在entity中，也可以出现在architecture中。如存放于architecture中的声明： library ieee; use ieee.std_logic_1164.all; entity dff is port (d, clk, rst: in std_logic; q:out std_logic); end dff; architecture my_arch of dff is function positive_edge (signal s: std_logic) return boolean is begin return (s’event and s=‘1’); end positive_edge; begin process (clk, rst) begin if (rst=‘1’) then q=‘0’;