具有整点报时功能地可校时数字钟.docVIP

第一章 数字钟的工作原理 第一节 介绍 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品跟新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。通过设计加深对刚刚学习了的数字电子技术的认识。 图1-1 数字钟组成框图 数字中电路主要由译码显示器、校准电路、报时电路、时计数器、分计数器、秒计数器，振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器，“时”、“分”、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，奖标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用12进制计数器，可实现对12小时的计时，译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器，在经过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现低、高音报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的，如上图1-1所示多功能数字钟的组成框图。 第二章 数字钟的显示部分 数字钟的显示部分主要由计数电路和译码显示电路组成，电路通过计数器实现数字钟的计时，并通过译码器将计时器的计数译码并传给数码管显示出来，从而实现数字钟的计时显示，使人们直观的看到现在的时间。 第一节 计数器 秒脉冲信号经过级计数器分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为60秒为1分，60分为1小时、时计数器采用12小时计位，分别组成两个六十进制（分、秒）一个十二进制计数器。将这些计数器适当的连接，就可以构成秒、分、时的计数，实现计时的功能进制计数器，它们都可以用两个十进制计数器来实现，六十进制计数器和十二进制计数器均可由BCD加法计数器74LS160组成，因为两片74LS160就可以构成六十进制和十二进制计数器了。 2.1.1 74LS160功能介绍 74LS160为十进制计数器，直接清零。为可预置的十进制计数器，共有54/74160 和54/74LS160 两种线路结构型式74LS160 是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器 , 功能管脚图 如 图2-1 74LS160功能管脚图引出端符号： TC????????????进位输出端CEP?????????? 计数控制端Q0-Q3???????? 输出端CET?????????? 计数控制端CP????????????时钟输入端（上升沿有效）/MR?????????? 异步清除输入端（低电平有效）/PE???????????同步并行输入置数端（低电平有效）异步清零端/MR1 为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。 的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。 的计数是同步的，靠CP同时加在四个触发器上而实现的。 图2-2 74LS160内部电路图tPHL 35 35 tPLH CP→Q (/PE=H) 20 24 ns tPHL 23 27 tPLH CP→Q (/PE=L) 25 24 ns 29 27 16 14 ns tPHL 16 14 tPHL tPHL 38 28 ns tPLH CET→TC 当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74LS160的CEP、CET跳变与CP无关。 有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。 在不外加门电路的情况下