逻辑门电路人文科技.pptVIP

场效应管（回顾） N沟道增强型MOSFET 半导体BJT（回顾） 3.2.7 改进型TTL门电路——抗饱和TTL电路 抗饱和TTL门电路是目前传输速度较高的一类TTL电路。这种电路采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果。一般称为SBDTTL电路简称STTL电路。 如图是肖特基TTL与非门的典型电路。其中，除T4外，其余所有的BJT均采用SBD钳位，以达到明显的抗饱和效果。其次，基本电路中的所有电阻值这里几乎都减半。当然，电阻值的减小，必然引起门电路功耗的增加。 STTL门电路还有以下三点对基本TTL电路的性能作了改进： 1）二极管D被由T4和T5所组成的复合管所代替。 2）电路输入端增加的SBDDA和DB，用来减小由门电路之间的连线而引起的杂散信号。 3）基本电路中的Re2（1K）为由T6与RC6、Rb6的组合电路所代替。 3.6.3 抗干扰措施 利用逻辑门电路作具体的设计时，还应当注意下列几个实际问题： 电源的非理想，即有一定的内电阻，当数字电路运行产生较大的脉冲电流或尖峰电流时，各逻辑电路将通过内阻产生相互影响，甚至使逻辑功能发生错乱。 一种常用的处理方法是采用去耦合滤波电容，通常是用10~100μF的大电容器接在直流电源与地之间，滤除干扰信号。除此以外，对于每一集成芯片的电源与地之间接一个0.1 μF的电容器以滤除开关噪声。 将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失效。 当系统中兼有模拟和数字两种器件时，同样需要将二者的地分开，然后再选用一个合适共同点接地，以免除二者之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者恰当地连接在一起。 在印刷电路板的设计或安装中，要注意连线尽可能短，以减少接线电容而导致寄生反馈有可能引起寄生振荡。 CMOS器件在使用和储藏过程中要注意静电感应导致损伤的问题，静电屏蔽是常用的防护措施。 2、去耦合滤波电容 vOH vOL 输出为低电平的逻辑门输出级的损坏 3.2.5 集电极开路门和三态门电路 1.集电极开路门电路 a） 集电极开路与非门电路 b） 使用时的外电路连接 C） 逻辑功能 L = A B OC门输出端连接实现线与 VCC 2. 三态与非门(TSL ) 当EN= 3.6V时 0 0 1 1 1 0 1 1 1 0 1 0 0 1 B A 输出端L 数据输入端 EN 三态与非门真值表 当EN= 0.2V时 高阻 × × 0 0 1 1 1 0 1 1 1 0 1 0 0 1 B A 输出端L 数据输入端 EN 高电平 使能 = = 高阻状态 与非逻辑 Z L AB L EN = 0 ____ EN =1 真值表 逻辑符号 A B EN L EN 特点:功耗低、速度快、驱动力强 3.2.6 BiCMOS门电路 ?I为高电平: MN、M1和T2导通，MP、M2和T1 截止，输出?O为低电平。 工作原理: M1的导通, 迅速拉走T1的基区存储电荷; M2截止, MN的输出电流全部作为T2管的驱动电流, M1 、 M2加快输出状态的转换 ?I为低电平: MP、M2和T1导通，MN、M1和T2 截止，输出?O为高电平。 T2基区的存储电荷通过M2而消散。 M1 、 M2加快输出状态的转换电路的开关速度可得到改善。 M1截止，MP的输出 电流全部作为T1的驱动电流。 肖特基二极管是一种利用金属铝和硅半导体相接触形成的势垒二极管，其特点如下： 1、它和PN结一样，同样具有单向导电性。导通电流的方向是从铝到硅。 2、它的导通阈值电压较低，约为0.4~0.5V,比普通硅PN结约低0.2V。 3、势垒二极管的导电机构是多数载流子，因而电荷存储效应很小。 3.5.1 正负逻辑问题 3.5 逻辑描述中的几个问题 3.5.2 基本逻辑门的等效符号及其应用 3.5.1 正负逻辑问题 1. 正负逻辑的规定 0 1 1 0 正逻辑 负逻辑 3.5 逻辑描述中的几个问题 正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示。 负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示。 A B L 1 1 0 1 0 0 0 1 0 0 0 1 ___与非门 A B L 0