三章 组合逻辑电路.ppt

第三章 组合逻辑电路 第一节 组合电路的分析和设计 第二节 组合逻辑电路中的竞争与冒险 第三节 组合逻辑电路模块及其应用 小结 本章任务： 1、组合逻辑电路的分析与设计 2、常用组合逻辑模块的使用 本章基本内容： 1、掌握分析和设计组合电路的基本方法 2、学习常用中规模集成模块 加法器 比较器 译码器 编码器 选择器 分配器 3、了解电路中的竞争和冒险现象 本章重点： 1、电路分析与设计经典的方法 2、常用组合逻辑模块的灵活应用 第一节 组合电路的分析和设计 组合电路 组合电路的分析 组合电路的设计 一、组合电路 输入：X1、X2…Xn 输出：F1、F2…Fm 逻辑关系：Fi=fi（X1,X2…Xn） i=1,2…m 特点： 电路由逻辑门构成 不含记忆元件 输出无反馈到输入的回路 输出与电路原来状态无关 二、组合电路的分析 分析已知逻辑电路功能 步骤： 例1：试分析右图所示逻辑电路的功能 解： （1）由电路图得逻辑表达式 （2）由逻辑表达式得真值表 （3）功能分析： 多数输入变量为1，输出F为1 多数输入变量为0，输出F为0 因此该电路为少数服从多数电路，称表决电路 A有1票否决权，电路如何设计？ 例2：试分析下图所示逻辑电路的功能 解： （1）由电路图得表达式 G3=B3 G2=B3⊕B2 G1=B2⊕B1 G0=B1⊕B0 （2）列出真值表 （3）分析功能 本电路是自然二进制码至格雷码的转换电路 自然二进制码至格雷码的转换： G3=B3 G2=B3⊕B2 G1=B2⊕B1 G0=B1⊕B0 推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi+1⊕Bi （i=0,1,2…n-1） 注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。 三、组合电路的设计 根据要求设计出实际逻辑电路 步骤： 例3：半加器的设计 分析：半加器是将两个一位二进制数相加，求和及向高位进位的电路。因此，有两个输入（加数与被加数）及两个输出（和与进位）。 （1）设被加数和加数分别为A和B，和与进位分别S，C，真值表为： （2）输出函数 S=A⊕B C=AB （3）逻辑图 （4）逻辑符号 将用“异或门”实现的半加器改为用“与非门”实现函数表达式变换形式： 用“与非门”实现半加器逻辑图如图所示： P107图3.3.2 例4：全加器的设计 全加器是实现 全加器真值表 全加器逻辑符号 例5：试将8421BCD码转换成余3BCD码 第二节组合电路中的竞争与冒险 一、冒险与竞争 竞争：在组合电路中，信号经过由不同的途径达到某一会合点的时间有先有后。 冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 例：F=AC+B/C F=A/A 第二节组合电路中的竞争与冒险 二、竞争与冒险的判断 代数法：或的形式时，A变量的变化可能引起险象。 卡诺图法：如函数的卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。 第二节组合电路中的竞争与冒险 三、冒险现象的消除 1、增加冗余项 在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。 可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。 2、增加选通信号 3、输出接滤波电容 对信号波形要求不高的场合 第四节 组合逻辑电路模块及其应用 编码器 译码器 数据选择器 数值比较器 加法器 一、编码器 功能：输入m位代码 输出n位二进制代码（m≤2n ）。 （一）二进制编码器 将输入信号编成二进制代码的电路 逻辑功能：任何一个输入端接高电平时，n个输出端有一组对应的二进制代码输出 任何时刻只允许一个输入端有信号输入 一、编码器 4线-2线编码器逻辑图 一、编码器 优先编码 优先编码：允许N个输入端同时加上有效电平，电路只对其中优先级别最高的输入进行编码。 一、编码器 8线-3线优先编码器74148 74148的管脚定义： /I0~/I7 ：输入，低电平有效，优先级别依次为/I7~/I0 。 /A2~/A0 ：编码输出端。 /EI：输入使能端。/EI=0时，编码； /EI=1时，禁止编码。 EO：输出使能端，高电平有效。编码状态下（/EI=0），若无输入信号，EO=0。（/GS=1） /GS：优先编码工作状态标志。编码状态下（/EI=0），若有输入信号，/GS=0。（EO=1） （二）编码器的应用 例：用8-3线优先编码器74148扩展成16线-4线编码器。 解： （1）编码器输入线16，用两片8-3线编码器，高位为第一片，低位为第二片。 （2）实现优先编码，高