基于tlc549和tlc5615模数数模转换.doc

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于tlc549和tlc5615模数数模转换

任 务 书 1、查阅资料,熟悉硬件和软件;(所使用硬件芯片型号,所使用软件编辑环境) 2、掌握TLC549芯片和TLC5615芯片的特性,引脚功能。 3、确定详细软件设计方案,画程序流程图 4、根据TLC549的时序图,使用汇编语言/C语言编写单片机STC89C52与TLC549的软件通信程序代码。实现模/数转换功能。 5、根据TLC5615的时序图,使用汇编语言/C语言编写单片机STC89C52与TLC5615的软件通信程序代码。实现数/模转换功能。 6、整合模数、数模转换代码,实现信号发生器在MAX1247输入端输入正弦波(频率不限),示波器在TLC5615输出端测量到同样的正弦波,记录输出波形。 7 .撰写课程设计报告。 目录…………………………………………… XX 3、方案说明(设计)XX…………………………………………XX 4、硬件方案设计……………………………………………………XX 5、软件方案设计…………………………………………………… XX 6、调试………………………………………………………………XX 6、技术小结(结束语)…………………………………………… XX 8、参考文献………………………………………………………… XX 9、附录(源程序代码、电路图等)………………………………XX 1.绪论 本实验主要是基于单片机微型控制器的控制,实现将模拟信号转换成数字信号的一个简单实验。通过这个实验,可以为广大研究人员提供一个比较系统的模数数模转换基础资料,以便于将模拟信号转换为数字信号或将数字信号转换成模拟信号。 2.方案论证 2.1.试验原理 本实验主要是通过单片机stc89c52芯片控制模数转换芯片tlc549将所给模拟信号转换成数字信号,然后将数字信号读进数模转换芯片tlc5615,从输出端口将转换后的信号输出来。 可用图1简洁明了地表现出来: 2.2模/数转换器 (1)模/数转换器的作用 TLC549是一种高性能的8位A/D转换器,它以8位开关电容逐次逼近的方法实现A/D转换,本实验通过用该芯片采集模拟量,然后将采集到的模拟量转换为数字量后送至单片机。 (2)芯片特性; TLC549芯片, 可与通用微处理器、控制器通过I/ O CLOCK、CS、DATA OU T 三条口线进行串行接口。具有4MHz 片内系统时钟和软、硬件控制电路, 转换时间最长17??s, T LC549允许的最高转换速率为40 000次/ s。 其极限参数如下: ?? 电源电压: 6. 5V ; ?? 输入电压范围: 0. 3V~ VCC+ 0. 3V ; ?? 输出电压范围: 0. 3V~ VCC+ 0. 3V ; ?? 峰值输入电流( 任一输入端) : ?? 10mA ; ?? 总峰值输入电流( 所有输入端) : ?? 30mA; ?? 工作温度: 0 ?? ~ 70 ?? (3)引脚功能 Tlc549的引脚图如下: TLC549各引脚功能如下: ●ANALOG IN,模拟量输入端; ●scLK,串行时钟输入端; ●cs,芯片选择,低有效; ●DATA OuT,数字量输出端; ●GND,模拟地; ●REF+,基准电压输入端; ●REF-,基准电压负端; ●VCC,正电源电压端。 (4)时序控制 Tlc 549的工作时序图如下: 当CS为高时,数据输出(DATA OUT)端处于高阻状态,此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC549时,共用I/O CLOCK,以减少多路(片)A/D并用时的I/O控制端口。一组通常的控制时序为: (1)将CS置低。内部电路在测得CS下降沿后,再等待两个内部时钟上升沿和一个下降沿后,然后确认这一变化,最后自动将前一次转换结果的最高位(D7)位输出到DATA OUT端上。   (2) 前四个I/O CLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3),片上采样保持电路在第4个I/O CLOCK下降沿开始采样模拟输入。    (3)接下来的3个I/O CLOCK周期的下降沿移出第6、7、8(D2、D1、D0)个转换位,   (4)最后,片上采样保持电路在第8个I/O CLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。保持功能将持续4个内部时钟周期,然后开始进行32个内部时钟周期的A/D转换。第8个I/O CLOCK后,CS必须为高,或I/O CLOCK保持低电平,这种状态需要维持36个内部系统时钟周期以等待保持和转换工作的完成。如果CS为低时I/O CLOCK上出现一个有效干扰脉冲,则微处理器/控制器将与器件的I/O时序失去同步;若CS为高时出现一次有效低电平,则将使引脚重

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档